钻瓜专利网为您找到相关结果
21 个，建议您
升级VIP 下载更多相关专利
[实用新型] 一种自适应变径清管机器人 -CN202221610167.6 有效
发明人：
何相龙 曹文辉 ;贺振泓 ;宁会峰
- 专利权人：
兰州石化职业技术大学
申请日：
2022-06-27
-
公布日：
2022-10-14
-
主分类号：
F16L55/40 文献下载
摘要： 本实用新型公开一种自适应变径清管机器人，涉及管道清理机器人技术领域，其中，机体的前后两端均沿周向铰接有若干行走机构，且前后两端上的行走机构前后一一对应设置；变径驱动部用于驱动滑块沿机体的行进方向移动，第一连杆的一端沿机体的周向均匀铰接在滑块上，另一端对应铰接在机体前端或后端的行走机构上；第二连杆的两端分别铰接在机体前端、后端对应设置的行走机构上；本实用新型中在机体的前后两端均设置若干行走机构，有利于保证机器人行走的平衡性，并且前后两端的行走机构之间通过第二连杆进行连接，能够形成四连杆结构，变径机构驱动一端的行走机构即可实现两端的行走机构同时变径，结构更加简单，并且整体结构更加牢固、稳定。一种 自适应 变径清管 机器人
[实用新型] 时钟自测FPGA -CN202022209660.4 有效
发明人：
贾楫 ;丛伟林 ;何相龙 孙海 ;蔡莹卓
- 专利权人：
成都华微电子科技有限公司
申请日：
2020-09-30
-
公布日：
2021-07-06
-
主分类号：
H03K5/19 文献下载
摘要： 时钟自测FPGA，涉及集成电路技术。本实用新型的时钟自测FPGA，包括I/O接口单元、时钟管理电路单元、被测时钟网络，其特征在于，还包括一个D触发器，时钟管理电路单元的输入端连接时钟源，时钟管理电路单元的第一输出端与被测时钟网络的输入端连接，被测时钟网络的输出端连接到D触发器的D端，时钟管理电路单元的第二输出端与采样时钟网络的输入端连接，采样时钟网络的输出端连接到D触发器的CLK端，D触发器的输出端连接到输出逻辑检测功能电路，输出逻辑检测功能电路与I/O接口单元连接，一个动态相移逻辑功能控制模块与时钟管理电路单元连接。本实用新型降低了对测试仪器设备的指标要求。时钟 自测 fpga
[发明专利] 一种低成本的芯片功能测试平台 -CN202010392586.6 在审
发明人：
王忆文 ;何旭东 ;何相龙 任睿捷 ;李南希
- 专利权人：
电子科技大学
申请日：
2020-05-11
-
公布日：
2020-11-10
-
主分类号：
G06F11/22 文献下载
摘要： 本发明属于芯片测试技术领域，具体为一种低成本的芯片功能测试平台。解决了芯片测试引脚数量多、测试速度慢、测试时间长、测试成本高、测试设备要求高等问题。使用ARM芯片和FPGA芯片相结合搭建芯片功能测试平台，本平台的核心思想是通过内部的功能测试模块(FTM,Function Test Model)把ARM处理器无时序的指令转换为符合待测芯片时序要求的控制信号，并完成数据传输和测试。本平台对芯片的功能测试流程简单，只需要在PC上输入对应的测试操作命令，平台就自动执行测试程序，同时能够快速在PC上看到测试结果。该平台能够实现芯片的功能测试百分百覆盖，缩短了用户测试芯片的时间和芯片开发的周期，节约了成本。一种 低成本 芯片 功能 测试 平台
