“导电芯片”专利关键词查询_检索下载_查询列表_检索列表_行业专利分布_钻瓜专利网

钻瓜专利网为您找到相关结果914351个，建议您升级VIP下载更多相关专利

[发明专利]芯片封装组件、电子设备及芯片封装组件的制作方法-CN202110845274.0在审
发明人：彭浩;廖小景;侯召政 -专利权人：华为技术有限公司
申请日： 2021-07-26 - 公布日： 2021-11-26 - 主分类号： H01L23/367 文献下载
摘要：本申请公开一种芯片封装组件、电子设备及芯片封装组件的制作方法，芯片封装组件包括封装基板、芯片和散热部，封装基板包括上导电层、下导电层和连接在上导电层和下导电层之间的导电部；芯片包括相背设置的正面电极和背面电极，芯片内嵌在封装基板内，导电部包围芯片，正面电极与下导电层连接，背面电极与上导电层连接；散热部连接于上导电层远离芯片的表面；上导电层、下导电层和导电部均具导热性能。本申请通过设置芯片与封装基板的上导电层以及下导电层连接，从而芯片产生的热量可进行双向传导散热，并在上导电层上设置散热部，使得芯片封装组件能够达到更优的散热效果。
芯片封装组件电子设备制作方法

[实用新型]一种四旁路五出头二极管模块-CN202023144206.1有效
发明人：聂俊波;曾仲 -专利权人：无锡尚德太阳能电力有限公司
申请日： 2020-12-23 - 公布日： 2021-10-29 - 主分类号： H02S40/34 文献下载
摘要：本实用新型涉及一种四旁路五出头二极管模块，包括第一导电芯片安装板和第二导电芯片安装板，第一导电芯片安装板通过第一芯片连接中间导电体一端，第一导电芯片安装板通过第二芯片连接正极导电板，第二导电芯片安装板通过第三芯片连接中间导电体另一端，第二导电芯片安装板安装板通过第四芯片连接负极导电板。本实用新型结构简单，占用空间小；适用四旁路组件结构，芯片与导电体直接连接塑封，芯片与导电体直接连接减少了中间连接，减少了阻抗发热，缩短了热传导的距离，散热更快。
一种旁路出头二极管模块

[发明专利]芯片结构与其形成方法-CN202210001810.3在审
发明人：杨挺立;蔡柏豪;萧景文;许鸿生;苏昱泽 -专利权人：台湾积体电路制造股份有限公司
申请日： 2022-01-04 - 公布日： 2022-05-17 - 主分类号： H01L23/522 文献下载
摘要：提供一种芯片结构。芯片结构包含基板。芯片结构包含导电线，导电线位于基板的上方。芯片结构包含第一钝化层，第一钝化层位于基板与导电线的上方。芯片结构包含导电垫，导电垫位于第一钝化层的上方并覆盖导电线。导电垫比导电线更厚且更宽。芯片结构包含第一导电贯孔结构与第二导电贯孔结构，第一导电贯孔结构与第二导电贯孔结构穿过第一钝化层并直接连接于导电垫与导电线之间。芯片结构包含导电柱，导电柱位于导电垫的上方。
芯片结构与其形成方法

[实用新型]芯片封装结构-CN201520315723.0有效
发明人：谢智正;许修文 -专利权人：无锡超钰微电子有限公司
申请日： 2015-05-15 - 公布日： 2015-12-02 - 主分类号： H01L23/31 文献下载
摘要：一种芯片封装结构；芯片封装结构用于设置于一电路板上，以适用于一电压转换电路；芯片封装结构包括导电架、绝缘胶体、第一芯片及第二芯片；导电架具有底部与第一分隔板，底部包括第一导电部及第二导电部；且第一分隔板凸出于第二导电部；绝缘胶体设置于第一导电部与第二导电部之间；第一芯片设置于第一导电部，其中第一芯片的漏极电性连接至第一导电部；第二芯片设置于第二导电部，其中第二芯片的漏极电性连接至第二导电部；当芯片封装结构设置于电路板上时，第一芯片的源极经由电路板、第一分隔板与第二导电部电性连接至第二芯片的漏极。
芯片封装结构

[发明专利]晶片及其测试方法-CN201410330312.9在审
发明人：赖志菁 -专利权人：华邦电子股份有限公司
申请日： 2014-07-11 - 公布日： 2016-02-10 - 主分类号： H01L23/488 文献下载
摘要：本发明提供一种晶片及其测试方法，该晶片包括：第一芯片；第二芯片，与第一芯片并排设置，其中第一芯片与第二芯片的相对侧各具有相对应的多个第一芯片导电垫与多个第二芯片导电垫；及多个第一外部导电垫，设于第一芯片与第二芯片之间，且每一个第一外部导电垫与相对应的第一芯片导电垫及第二芯片导电垫电连接。本发明的晶片包括外部导电垫，可使测试器的接触端子不接触芯片的导电垫，从而使芯片的导电垫在测试结束后仍保持完整且不具有缺陷，进而提升后续制造工艺的良率。
晶片及其测试方法

[发明专利]半导体结构及半导体结构的制作方法-CN202110746013.3在审
发明人：庄凌艺 -专利权人：长鑫存储技术有限公司
申请日： 2021-07-01 - 公布日： 2023-01-03 - 主分类号： H01L23/48 文献下载
摘要：半导体结构包括第一芯片和第二芯片，第一芯片的第一导电连线连接第一导电接触垫，第二芯片的第二导电连线连接第二导电接触垫，且第一导电接触垫包括第一导电体和第二导电体，第二导电接触垫包括第三导电体和第四导电体通过使得第一导电体与第四导电体直接相对，第二导电体与第三导电体直接相对，可以使得第一导电接触垫和第二导电接触垫的预连接，然后将预连接的第一芯片和第二芯片转移进行键合，由于转移前第一芯片和第二芯片已完成了预连接，因此不会出现第一芯片和第二芯片相对移动的情况，保证后续第一芯片和第二芯片可靠对准，以此改善半导体结构的性能。
半导体结构制作方法

[发明专利]多芯片叠合封装结构及其制作方法-CN201310513697.8在审
发明人：谭小春 -专利权人：矽力杰半导体技术(杭州)有限公司
申请日： 2013-10-25 - 公布日： 2014-01-29 - 主分类号： H01L25/00 文献下载
摘要：本发明公开了一种多芯片叠合封装结构及其制作方法，所述封装结构包括包括芯片承载体和多层芯片，每一层芯片至少包括一块芯片；除最上层以外的其他层中的一层或多层芯片上设有导电孔，上下相邻两层芯片的下层芯片背面覆设有图案化导电层，上下相邻两层芯片之间设有导电凸块，下层芯片的导电孔经图案化导电层并通过导电凸块与上层芯片实现电连接。由于采用本发明，通过导电孔经图案化导电层重新布线，并经导电凸块实现多层芯片叠合后的电连接，不仅节省了芯片空间，无需引线就可实现不同层芯片的电气连接，提高了电气连接的灵活性。
芯片叠合封装结构及其制作方法

[实用新型]多芯片叠合封装结构-CN201320666782.3有效
发明人：谭小春 -专利权人：矽力杰半导体技术(杭州)有限公司
申请日： 2013-10-25 - 公布日： 2014-04-02 - 主分类号： H01L25/00 文献下载
摘要：本实用新型公开了一种多芯片叠合封装结构，所述封装结构包括包括芯片承载体和多层芯片，每一层芯片至少包括一块芯片；除最上层以外的其他层中的一层或多层芯片上设有导电孔，上下相邻两层芯片的下层芯片背面覆设有图案化导电层，上下相邻两层芯片之间设有导电凸块，下层芯片的导电孔经图案化导电层并通过导电凸块与上层芯片实现电连接。由于采用本实用新型，通过导电孔经图案化导电层重新布线，并经导电凸块实现多层芯片叠合后的电连接，不仅节省了芯片空间，无需引线就可实现不同层芯片的电气连接，提高了电气连接的灵活性。
芯片叠合封装结构

[实用新型]一种四脚侧发光超薄小尺寸RGB结构-CN202022414213.2有效
发明人：刘杯;鲁洪奎;马静;李国强;刘创业 -专利权人：深圳市柯瑞光电科技有限公司
申请日： 2020-10-26 - 公布日： 2021-04-13 - 主分类号： H01L33/62 文献下载
摘要：本实用新型公开了一种四脚侧发光超薄小尺寸RGB结构，包括杯体、四个导电体、B芯片、G芯片以及R芯片，四个导电体依次并排位于杯体中，四个导电体的侧脚伸出弯折在杯体一侧；B芯片设置在第二导电体上，G芯片和R芯片设置在第三导电体上，G芯片位于B芯片和R芯片之间，B芯片分别与第一导电体和第三导电体连接，G芯片分别与第二导电体和第三导电体连接，R芯片分别与第三导电体和第四导电体连接。本实用新型通过取消IC芯片设置，直接在侧脚导电体上设置RGB芯片，缩小整个结构的体积，RGB芯片混合的白光效果非常好，四个侧脚的弯折处分别设置台阶，防止侧脚弯折留下缝隙而导致胶水流出。
一种四脚侧发光超薄尺寸 rgb 结构

[发明专利]一种三维集成扇出型封装结构及其制造方法-CN202211054666.6在审
发明人：马书英;王姣;常笑男;赵艳娇 -专利权人：华天科技（昆山）电子有限公司
申请日： 2022-08-31 - 公布日： 2022-11-04 - 主分类号： H01L23/538 文献下载
摘要：本发明公开了一种三维集成扇出型封装结构及其制作方法，该封装结构包括第一芯片、第二芯片、导电柱、第一导电结构和第二导电结构，第一芯片位于第二芯片的下方；第一芯片上包封有第一塑封层，第二芯片上包封有第二塑封层；第一芯片的芯片PAD和第二芯片的芯片PAD均朝向外侧；导电柱从上至下贯穿于第二塑封层和第一塑封层上；第一导电结构位于第一芯片的下方，第二导电结构位于第二芯片的上方；该第一导电结构与导电柱的下端以及第一芯片电连接；该第二导电结构与导电柱的上端以及第二芯片电连接。该封装结构及制造方法在满足芯片性能的同时可进一步减小芯片封装体积，实现Z方向互连，降低信号损耗，提高封装效率，降低封装成本。
一种三维集成扇出型封装结构及其制造方法

[实用新型]一种三维集成扇出型封装结构-CN202222309780.0有效
发明人：马书英;王姣;常笑男;赵艳娇 -专利权人：华天科技（昆山）电子有限公司
申请日： 2022-08-31 - 公布日： 2022-12-16 - 主分类号： H01L23/538 文献下载
摘要：本实用新型公开了一种三维集成扇出型封装结构，包括第一芯片、第二芯片、导电柱、第一导电结构和第二导电结构，第一芯片位于第二芯片的下方；第一芯片上包封有第一塑封层，第二芯片上包封有第二塑封层；第一芯片的芯片PAD和第二芯片的芯片PAD均朝向外侧；导电柱从上至下贯穿于第二塑封层和第一塑封层上；第一导电结构位于第一芯片的下方，第二导电结构位于第二芯片的上方；该第一导电结构与导电柱的下端以及第一芯片电连接；该第二导电结构与导电柱的上端以及第二芯片电连接该封装结构在满足芯片性能的同时可进一步减小芯片封装体积，实现Z方向互连，降低信号损耗，提高封装效率，降低封装成本。
一种三维集成扇出型封装结构

[发明专利]半导体封装结构及其制造方法-CN201910196541.9有效
发明人：倪庆羽;刘扬伟 -专利权人：富泰华工业（深圳）有限公司;青岛新核芯科技有限公司
申请日： 2019-03-15 - 公布日： 2022-10-28 - 主分类号： H01L23/31 文献下载
摘要：一种半导体封装结构，包括至少一导电体、一导电层、至少一芯片及一封胶体，所述导电体设于所述导电层及所述芯片之间并将所述导电层与所述芯片电性连接，所述封胶体包覆所述芯片的所有外表面。本发明通过在暂时载板上设置导电层，同时将所述导电层与芯片通过具有一定高度的导电体电性连接，让芯片与导电层之间存在间隙，使得封胶体可以包覆所述芯片的所有外表面，有利于避免芯片破损的发生。
半导体封装结构及其制造方法

[发明专利]芯片切割方法及芯片封装方法-CN201310335423.4有效
发明人：朱海青;石磊;王洪辉 -专利权人：南通富士通微电子股份有限公司
申请日： 2013-08-02 - 公布日： 2013-11-27 - 主分类号： H01L21/78 文献下载
摘要：一种芯片切割方法及芯片封装方法，所述芯片封装方法，包括：提供至少两个芯片结构，所述芯片结构包括芯片和至少位于芯片侧壁的绝缘层，所述芯片结构的绝缘层的侧壁具有导电槽，将所述芯片结构堆叠设置且不同芯片结构的导电槽位置相对应；在所述导电槽内填充导电胶，利用所述导电胶将不同的芯片结构中的电路电学连接。由于所述导电槽形成在绝缘层的侧壁，因此形成在所述导电槽内的导电胶不会与芯片直接接触，不会发生电路短路；且由于所述导电槽与接触焊盘之间通过位于绝缘层表面的金属互连层相连接，所述绝缘层不会影响芯片中其他金属互连结构的版图设计，可以节省金属互连结构所占据的芯片面积，有利于提高芯片的器件集成度。
芯片切割方法封装

[发明专利]一种堆叠结构的智能功率模块及其制造方法-CN201910477626.4有效
发明人：敖利波;史波;曾丹;廖勇波 -专利权人：珠海零边界集成电路有限公司
申请日： 2019-06-03 - 公布日： 2020-12-25 - 主分类号： H01L21/48 文献下载
摘要：本申请提供了一种堆叠结构的智能功率模块，包括引线框架、第一芯片、第二芯片、第三芯片、连接桥和包封体。第一芯片设置在引线框架上，其包括导电层、设置在导电层下方的非功能层、以及容置在非功能层下部的功能层，其中，非功能层设有导电孔，导电孔用于将导电层和功能层电性连接，并且导电孔用于将导电层与引线框架电性连接；第二芯片和第三芯片均设置在第一芯片的上方，且第二芯片和第三芯片均与第一芯片的导电层电性连接；连接桥与第二芯片和第三芯片以及导电层电性连接；包封体用于封装第一芯片、第二芯片、第三芯片和连接桥以及部分引线框架
一种堆叠结构智能功率模块及其制造方法

[发明专利]三维叠层多芯片结构及其制造方法-CN201410316797.6有效
发明人：陈士弘 -专利权人：旺宏电子股份有限公司
申请日： 2014-07-04 - 公布日： 2018-02-13 - 主分类号： H01L23/538 文献下载
摘要：本发明公开了一种三维叠层多芯片结构及其制造方法，该三维叠层多芯片结构，包括M个芯片、一第一导电柱与N个第二导电柱。每一芯片具有一共享连接区与一芯片引导块。芯片包括一基板及一图案化电路层。图案化电路设置于基板上，图案化电路层包括一有源元件、至少一共享导电结构与N个芯片启动导电结构。共享导电结构位于共享连接区，N个芯片启动导电结构位于芯片引导块。第一导电柱连接M个芯片的共享导电结构。每一第二导电柱连接N个芯片启动导电结构的其中之一。M个芯片的芯片引导块具有不同的导通状态，N大于1、M大于2，且M小于或等于2的N次方。
三维叠层多芯片结构及其制造方法

1
2
3
4
5
6
7
8
9
10
11
12
13
14
15
16
17
18
19
20
下一页»
尾页
共 100000 条