“寄存”专利关键词查询_检索下载_查询列表_检索列表_行业专利分布_钻瓜专利网

钻瓜专利网为您找到相关结果29412个，建议您升级VIP下载更多相关专利

[发明专利]一种计时器的仿真验证装置及仿真验证方法-CN201710839662.1有效
发明人：田佳 -专利权人：北京兆易创新科技股份有限公司
申请日： 2017-09-18 - 公布日： 2020-08-04 - 主分类号： G06F30/20 文献下载
摘要：其中，该计时器的仿真验证装置包括：寄存器配置组件和断言验证组件；寄存器配置组件用于生成配置计时器模块的第一寄存器和/或第二寄存器的配置数据；断言验证组件包括寄存器检查模块，寄存器检查模块包括与第一寄存器和/或第二寄存器一一对应的寄存器验证单元，任一寄存器验证单元用于对比寄存器数据与对应的第一寄存器或第二寄存器的数据，通过对比结果，检查第一寄存器或第二寄存器配置的正确性。
一种计时器仿真验证装置方法

[发明专利]寄存器文档电路-CN01137281.8无效
发明人：乔纳森·迈克尔·哈里斯;艾德里安·菲利普·怀斯;奈杰尔·彼德·托法姆 -专利权人：斯罗扬有限公司
申请日： 2001-11-02 - 公布日： 2002-07-10 - 主分类号： G06F9/38 文献下载
摘要：可用于处理器或处理器内核中的寄存器文档电路,它包含多个物理寄存器(320－32D－1)以及分别对应于物理寄存器的多个标记存储部分(340－34D－1)。每个标记存储部分存放一个标记,该标记表示分配给相应物理寄存器的逻辑寄存器ID。寄存器选择单元(36)接收逻辑寄存器ID(R)并选择其标记与收到的逻辑寄存器ID相匹配的那一个物理寄存器。标记变更单元(38)变更所存放的标记,从而改变至少一个逻辑寄存器ID与一个物理寄存器之间的映象关系。这样的寄存器文档电路能够快速而有效地改变逻辑寄存器ID与物理寄存器之间的映象关系,同时能够快速选中所需的物理寄存器。
寄存器文档电路

[实用新型]基于FPGA的报文处理装置-CN201922169761.0有效
发明人：贾福宁;罗情平;左旭涛;刘伟兵 -专利权人：青岛地铁集团有限公司
申请日： 2019-12-06 - 公布日： 2020-04-28 - 主分类号： H04L29/08 文献下载
摘要：本公开提供了一种基于FPGA的报文处理装置，包括：数据采集装置，数据采集装置采集初始报文数据；多个第一寄存器，多个第一寄存器中的各个第一寄存器均与数据采集装置通信连接，多个第一寄存器中的各个第一寄存器存储初始报文数据的各个字段内容；多个第二寄存器，多个第二寄存器中的各个第二寄存器存储处理动作组的各个处理动作，第一寄存器的数量与第二寄存器的数量相同，各个第二寄存器与各个第一寄存器一一通信连接；以及数据处理装置，数据处理装置与各个第二寄存器通信连接，数据处理装置调用各个第二寄存器中的各个处理动作对各个第一寄存器中的各个字段内容进行处理，生成处理后的报文数据。
基于 fpga 报文处理装置

[发明专利]多用户模式下的寄存器建模方法、装置、设备及介质-CN202210509999.7在审
发明人：马骁 -专利权人：杭州云合智网技术有限公司
申请日： 2022-05-11 - 公布日： 2022-08-02 - 主分类号： G06F30/398 文献下载
摘要：本发明提供一种多用户模式下的寄存器建模方法、装置、设备及介质，方法包括：读取寄存器属性描述文件；基于寄存器属性描述文件，调用脚本自动生成寄存器模型；调用寄存器读写访问方法对寄存器进行读写访问；读写访问事务请求数据类型被寄存器模型适配器转换为寄存器总线能够接收的事务数据类型，经由寄存器总线代理转换将寄存器读写访问请求驱动到寄存器总线；将寄存器读写访问请求数据发送给寄存器模型预测器，以经由寄存器模型预测器根据掩膜值对寄存器模型中的镜像值进行预测更新。本发明实现根据配置的用户模式决定用户对各个寄存器中的域段读写的访问权限，从而达到根据用户使用场景或者出于对信息安全角度考虑的应用目的。
多用户模式寄存器建模方法装置设备介质

[发明专利]一种多线程处理器的寄存器多级管理方法及系统-CN202310531288.4在审
发明人：张稚 -专利权人：北京市合芯数字科技有限公司;合芯科技有限公司
申请日： 2023-05-11 - 公布日： 2023-08-08 - 主分类号： G06F9/30 文献下载
摘要：本发明提供了一种多线程处理器的寄存器多级管理方法及系统，所述方法包括：预先将多线程处理器寄存器进行多级管理划分，得到第一级物理寄存器堆和第二级物理寄存器堆；响应于触发写回操作指令请求，重命名分配第一级物理寄存器堆中的目标物理寄存器号并将指令运行结果写入对应寄存器，在提交指令时按照第一预设规则将目标物理寄存器号对应的寄存器状态由推测态更新为架构态；响应于触发读回操作指令请求，根据待读回逻辑寄存器号索引第一级物理寄存器堆，并在未命中时按照第二预设规则访问第二级物理寄存器堆，读回待读回逻辑寄存器号对应的目标寄存器值。本发明在减小多线程处理器寄存器占用面积的同时，提升寄存器读写的时序性能。
一种多线程处理器寄存器多级管理方法系统

[发明专利]寄存器的分配方法和装置-CN201510731752.X有效
发明人：魏振伟 -专利权人：龙芯中科技术有限公司
申请日： 2015-11-02 - 公布日： 2019-03-26 - 主分类号： G06F9/30 文献下载
摘要：本发明提供一种寄存器的分配方法和装置，其中，寄存器的分配方法应用于动态二进制翻译中，包括：在微指令定义阶段，为微指令生成寄存器复用信息；其中，所述微指令中包括输入操作数和输出操作数；所述寄存器复用信息用于指示为所述输出操作数分配的输出寄存器复用为所述输入操作数分配的输入寄存器；在微指令分析阶段，根据所述寄存器复用信息，获得输出寄存器号以及所述输出寄存器号复用的输入寄存器号；在微指令寄存器分配阶段，将所述输入寄存器号和所述输出寄存器号分配为同一个物理寄存器号。本发明提供的寄存器的分配方法，可以减少不必要的寄存器分配次数，提高了动态二进制翻译虚拟机的性能。
微指令输出寄存器寄存器寄存器复用输入寄存器分配动态二进制翻译方法和装置寄存器分配输入操作数复用操作数分配物理寄存器定义阶段输出操作数虚拟机分析

[发明专利]一种提取数据的方法和装置-CN201811626038.4有效
发明人：王亮;吕彦波 -专利权人：东软集团股份有限公司
申请日： 2018-12-28 - 公布日： 2021-07-09 - 主分类号： G06F9/30 文献下载
摘要：本发明公开了一种提取数据的方法和装置，当需要提取目标寄存器中的提取目标数据时，通过从预先设置的配置文件中读取目标寄存器的标识，再在寄存器数据文件中查找第一指定位置与目标寄存器的标识相匹配的寄存器数据，作为目标寄存器的数据；再从目标寄存器的数据中查找第二指定位置上的数据，作为该目标寄存器的提取目标数据；将目标寄存器的提取目标数据保存到输出文件中该目标寄存器对应的第一位置。这样，通过读取配置文件自动的在大量的寄存器中提取特定的寄存器数据，无需人工去提取寄存器数据，解决了人工提取寄存器数据时耗费的人工成本较多且提取效率低下等问题，节省了提取寄存器数据时的人工成本，提高寄存器数据的提取效率
一种提取数据方法装置

[发明专利]一种寄存器调试平台和调试方法-CN202210414672.1有效
发明人：邵海波;贾晓龙 -专利权人：苏州浪潮智能科技有限公司
申请日： 2022-04-20 - 公布日： 2022-07-12 - 主分类号： G06F11/36 文献下载
摘要：本发明提供了一种寄存器调试平台和调试方法，寄存器调试平台包括：模块总线接口，模块总线接口连接到需要调试的模块的总线接口上并配置为获取CPU发出的访问需要调试的模块的总线访问信息；寄存器模型，寄存器模型包括译码器和寄存器组，译码器连接到模块总线接口并配置为根据总线访问信息获取寄存器地址，寄存器组连接到译码器并配置为根据需要调试的模块的寄存器文件生成与需要调试的模块的寄存器一一对应的寄存器；调试模块，调试模块连接到译码器并配置为获取寄存器组中每个寄存器的信息并根据寄存器地址显示寄存器的信息通过使用本发明的方案，能够方便的集成到任何仿真环境中，实现对硬件寄存器的实时监测显示，能够及时改变寄存器的值。
一种寄存器调试平台方法

[发明专利]一种寄存器管理方法、装置、电子设备及可读存储介质-CN202310611584.5有效
发明人：唐浩晋;张紫飞;王凯帆;陈键;唐丹;包云岗;郭新贺 -专利权人：北京开源芯片研究院
申请日： 2023-05-26 - 公布日： 2023-08-15 - 主分类号： G06F9/30 文献下载
摘要：本发明实施例提供一种寄存器管理方法、装置、电子设备及可读存储介质，该方法包括：确定待处理的指令序列对应的第一物理寄存器组和第二物理寄存器组；所述第一物理寄存器组中包括所述指令序列中所有指令的目的逻辑寄存器被重命名的物理寄存器编号；所述第二物理寄存器组中包括所述指令序列中各条指令的目的逻辑寄存器在重命名之前对应的物理寄存器编号；若所述第二物理寄存器组中存在目标物理寄存器编号，且所述第一物理寄存器组中不存在所述目标物理寄存器编号，则将所述目标物理寄存器编号写入空闲物理寄存器列表中。本发明实施例能够有效确定出需要释放的物理寄存器，且无需维护任何引用计数器或类似的结构，节省了设计成本。
一种寄存器管理方法装置电子设备可读存储介质

[发明专利]使用寄存器重命名处理移动指令-CN201611176097.7有效
发明人：克里斯·阿伯内西;弗洛伦特·贝贡 -专利权人： ARM有限公司
申请日： 2016-12-16 - 公布日： 2022-01-25 - 主分类号： G06F9/38 文献下载
摘要：本公开涉及使用寄存器重命名处理移动指令。一种具有处理电路、寄存器重命名电路以及控制电路的装置，其中控制电路选择第一移动处理技术和第二移动处理技术中的一者用于处理指定源逻辑寄存器和目的地逻辑寄存器的移动指令。在第一技术中，寄存器重命名电路将移动的目的地逻辑寄存器映射到与源逻辑寄存器相同的物理寄存器。在第二技术中，处理电路将从对应于源逻辑寄存器的物理寄存器读取的数据值写入对应于目的地本地寄存器的不同物理寄存器。当移动指令指定的源逻辑寄存器与根据第一技术处理的较早移动指令指定的源逻辑寄存器和目的地逻辑寄存器中的一者相同且当前用于该寄存器的寄存器映射仍然是在处理较早移动指令时的映射时，第二技术被选择。
使用寄存器重命名处理移动指令

[发明专利]多指令集架构向RISC-V指令集架构的寄存器映射方法及装置-CN202111467978.5有效
发明人：许瑾晨;李飞;郭绍忠;周蓓;郝江伟 -专利权人：中国人民解放军战略支援部队信息工程大学
申请日： 2021-12-03 - 公布日： 2022-07-29 - 主分类号： G06F11/36 文献下载
摘要：本发明属于汇编函数库的自动化移植和汇编程序测试技术领域，特别涉及一种多指令集架构向RISC‑V指令集架构的寄存器映射方法及装置，该方法包括若源汇编指令是标量指令，则寄存器是标量寄存器，进行源指令集架构和RISC‑V指令集架构之间的标量寄存器映射；若源汇编指令是向量指令，则寄存器是向量寄存器或者混合寄存器；若寄存器是向量寄存器，进行源指令集架构和RISC‑V指令集架构之间的向量寄存器组映射；若寄存器是混合寄存器，则将标量寄存器提取出来进行源指令集架构和RISC‑V指令集架构之间的标量寄存器映射，剩余的为向量寄存器进行源指令集架构和RISC‑V指令集架构之间的向量寄存器组映射。本发明适用于多种指令集架构面向RISC‑V指令集架构的寄存器的自动映射。
指令架构 risc 寄存器映射方法装置

[发明专利]一种面向指令源操作数的寄存器对分配方法及存储介质-CN201910411696.X有效
发明人：胡勇华;唐镇;陆浩松;周新莲;李阳 -专利权人：湖南科技大学
申请日： 2019-05-17 - 公布日： 2022-12-06 - 主分类号： G06F8/41 文献下载
摘要：本发明公开一种面向指令源操作数的寄存器对分配方法及存储介质，该方法步骤包括：S1.分别将待处理指令中所有源操作数寄存器对所包含的两个寄存器均进行独立的寄存器分配；S2.依次获取各条指令进行寄存器修正分配，将寄存器对中错误使用寄存器使用替换寄存器进行替换，替换寄存器根据各寄存器的使用状态以及在指令入口处的空闲状态进行选取，优先使用同一指令中前面的源操作数寄存器对的替换寄存器替换后面相同的错误使用寄存器，被替换出来的寄存器若在指令入口处变为空闲则作为后续其他源操作数中寄存器对的替换寄存器。本发明面向指令源操作数实现寄存器对分配，具有实现方法简单、分配成功率及资源利用率高、灵活性强等优点。
一种面向指令作数寄存器分配方法存储介质

[发明专利]处理装置-CN202180064832.8在审
发明人：吉恩·博迪斯特·布雷罗特;托尔比约恩·维姆·纽斯;弗雷德·彼得森 -专利权人：北欧半导体公司
申请日： 2021-08-10 - 公布日： 2023-06-06 - 主分类号： G06F9/30 文献下载
摘要：一种处理装置(20)具有：处理器(200)，其包括多个延迟压入处理器寄存器(214)和处理器寄存器控制电路(220、222、224、226、228)。处理器寄存器控制电路(220、222、224、226、228)包括多个状态寄存器(226)，每个状态寄存器(226)对应于各自不同的延迟压入寄存器(214)。处理器寄存器控制电路(220、222、224、226、228)被配置成：检测向延迟压入寄存器(214)中的寄存器(214)写入新值；以及确定延迟压入寄存器(214)的状态寄存器(226)是否具有指示延迟压入寄存器处理器控制电路(220、222、224、226、228)被配置成，当状态寄存器(226)具有第一值时：在将新值写入延迟压入寄存器(214)完成之前从延迟压入寄存器(214)读取当前值；将当前值写入存储器(202)；以及将延迟压入寄存器(214)的状态寄存器(226)设置为指示延迟压入寄存器(214)的已保存状态的第二值。
处理装置

[发明专利]使用影子寄存器的高效硬件实现的设备及其方法-CN200910002807.8有效
发明人：孙红霞;朱鹏飞;吴永强 -专利权人：世意法(北京)半导体研发有限责任公司
申请日： 2009-01-24 - 公布日： 2010-07-28 - 主分类号： G06F9/30 文献下载
摘要：本发明提供了使用影子寄存器的高效硬件实现设备及其方法。处理器中的寄存器系统包括一个存储数据的物理寄存器集合以及连接到其的寄存器重命名逻辑。每个物理寄存器由物理寄存器标识符标识并且具有操作状态。当处理器处于第一处理器状态时，寄存器重命名逻辑将数据存储在该物理寄存器集合中并且从其获取数据。响应于处理器从第一处理器状态进入到第二处理器状态的指示，寄存器重命名逻辑将该物理寄存器集合中的具有第一状态的物理寄存器标识为第一组寄存器并且将该物理寄存器集合中的剩余物理寄存器标识为第二组寄存器。当处理器处于第二处理器状态时，寄存器重命名逻辑将数据存储到第二组寄存器而非第一组寄存器中，并且从其获取数据。
使用影子寄存器高效硬件实现设备及其方法

[发明专利]存储器测试电路-CN202011478692.2在审
发明人：林盛霖;郭俊仪;林士杰 -专利权人：瑞昱半导体股份有限公司
申请日： 2020-12-15 - 公布日： 2022-06-17 - 主分类号： G11C29/12 文献下载
摘要：本发明公开一种测试电路，用于测试存储器，该存储器的输入端耦合到寄存器，且该寄存器耦合到逻辑电路。该测试电路包含第一测试寄存器群组、第二测试寄存器群组、第一多工器以及多个第二多工器。第一测试寄存器群组包含至少一个测试寄存器。第二测试寄存器群组包含至少一个测试寄存器。第一多工器耦合于该第一测试寄存器群组与该寄存器之间。第二多工器耦合于该第二测试寄存器群组与该寄存器之间。
存储器测试电路