“寄存器增加 ”专利关键词查询_检索下载_查询列表_检索列表_行业专利分布_钻瓜专利网

钻瓜专利网为您找到相关结果9981498个，建议您升级VIP下载更多相关专利

[发明专利]一种寄存器堆的低功耗访问方法及装置-CN201810715133.5有效
发明人：郑重;雷国庆;王俊辉;郭维;隋兵才;王永文;高军;黄立波;孙彩霞 -专利权人：中国人民解放军国防科技大学
申请日： 2018-07-03 - 公布日： 2020-06-05 - 主分类号： G06F1/3234 文献下载
摘要：本发明公开了一种寄存器堆的低功耗访问方法及装置，本发明预先将每个寄存器进行分体，为寄存器的每个体增加用于标记数据是否为0的数据状态寄存器、访问端口增加写0和读0的控制信号；截获寄存器每个体访问端口的访问请求，如果访问请求为写，则在原有寄存器的写入方式的基础上增加写0控制，写0控制在寄存器中的数据不为0时对寄存器写入0、将对应的数据状态寄存器更新为非0状态；如果访问请求为读，则在原有寄存器读取方式上增加读0控制，读0控制时不读取寄存器的内容、直接将对应数据输出端口直接清0。本发明能够减少不必要的寄存器访问、从而降低寄存器堆访问功耗。
一种寄存器功耗访问方法装置

[发明专利]一种处理器以及一种寄存器选通方法-CN200910082239.7有效
发明人：石艳 -专利权人：北京红旗胜利科技发展有限责任公司
申请日： 2009-04-21 - 公布日： 2009-09-23 - 主分类号： G06F9/30 文献下载
摘要：本发明提供了一种处理器及一种寄存器选通方法，能使处理器在增加寄存器数目时，仍具有较小的芯片面积和高速处理的能力。所述处理器包括部件一、部件二以及M个寄存器，当寄存器的数目从M增加到N时，所述N个寄存器包括：第一寄存器堆，包括K0个寄存器，用于被部件一用作输入和输出，并被部件二用作输入和输出；第二寄存器堆，包括K1个寄存器，用于被部件一用作输入，被部件二用作输出；第三寄存器堆，包括K2个寄存器，用于被部件一用作输出，被部件二用作输入；其中，K0+K1+K2＝N，K0+K1＝M，K0+K2＝M。本发明在寄存器数目增加时，通过把处理器中的寄存器设置为使用方式不同的寄存器堆，可以不增加选通逻辑级数，即不降低处理器的电路延迟也不增加多余的电路面积。
一种处理器以及寄存器方法

[发明专利]一种扩展寄存器堆的方法及装置-CN201810718793.9有效
发明人：王永文;雷国庆;王俊辉;郭维;郑重;孙彩霞;隋兵才;黄立波 -专利权人：中国人民解放军国防科技大学
申请日： 2018-07-03 - 公布日： 2021-04-27 - 主分类号： G06F9/30 文献下载
摘要：本发明公开了一种扩展寄存器堆的方法及装置，本发明的实施例方法包括进入扩展模式：写寄存器堆扩展模式控制寄存器，置位寄存器堆扩展控制位，并设置相应的寄存器堆扩展索引；使用扩展寄存器堆：指令译码时判断当前模式，如果在寄存器堆扩展模式下，则合并寄存器堆扩展索引和指令编码中的寄存器索引，形成一个完整的寄存器索引，然后读取原寄存器堆或扩展寄存器堆，并执行指令；退出扩展模式：写寄存器堆扩展模式控制寄存器，清除寄存器堆扩展控制位；装置包括寄存器堆扩展控制寄存器、寄存器索引合并器、扩展寄存器堆、寄存器数据多路选择器。本发明能够增加指令可访问的寄存器数量，具有硬件开销小、面积开销小、性价比高的优点。
一种扩展寄存器方法装置

[发明专利]混合向量/标量寄存器文件-CN99806659.1有效
发明人： C·N·欣德斯;D·V·雅加;D·T·马特尼;D·J·西尔 -专利权人： ARM有限公司
申请日： 1999-03-09 - 公布日： 2001-07-11 - 主分类号： G06F15/78 文献下载
摘要：浮点单元配备一个包含32个既可用作向量寄存器又可用作标量寄存器的寄存器的寄存器组。数据处理指令包括至少一个指向含有要在该操作中使用的数据值的寄存器的寄存器指定字段。通过在寄存器字段本身内对某寄存器要按向量寄存器还是按标量寄存器对待进行编码,能增加可用来编码更多操作码或容纳更多寄存器的指令位空间。此外,指令的一个寄存器的寄存器字段可以编码另一个寄存器是向量寄存器还是标量寄存器。一开始可以不管操作码如何,而用指令的寄存器字段内的值来访问寄存器,这更加易于译码。
混合向量标量寄存器文件

[发明专利]一种微处理器内部寄存器堆的设计和访问方法-CN200810116924.2无效
发明人：刘勇;谢劲松;张吉豫;陈钟 -专利权人：北京大学
申请日： 2008-07-21 - 公布日： 2008-12-17 - 主分类号： G06F9/30 文献下载
摘要：本发明涉及一种微处理器中寄存器堆的设计和访问方法。该方法包括：假设原有的寄存器堆中共有N个寄存器组成，将这N个寄存器中的每个寄存器划分成等长的M个子寄存器，则这N个寄存器形成一个N*M个子寄存器矩阵，该子寄存器矩阵中的每个子寄存器都有自己相应的子寄存器名，通过新增指令来访问这个矩阵中的任意M个子寄存器。利用本发明的设计方法可以在不增加现有寄存器数量的基础上，通过逻辑上的扩展，提高寄存器堆的利用率。该设计及访问方法能够兼容现有的寄存器堆的数据通路和访问方式。
一种微处理器内部寄存器设计访问方法

[发明专利]一种寄存器测试方法、装置、电子设备及存储介质-CN202311189420.4在审
发明人：杜峰;张亚林 -专利权人：北京燧原智能科技有限公司
申请日： 2023-09-15 - 公布日： 2023-10-24 - 主分类号： G06F11/22 文献下载
摘要：本发明公开了一种寄存器测试方法、装置、电子设备及存储介质，包括：获取预先构建的寄存器描述文件，根据目标寄存器的配置信息对寄存器描述文件进行更新，并根据更新后的寄存器描述文件生成寄存器模型；在寄存器模型中增加访问端与目标寄存器之间的地址映射关系，并获取预先构建的通用测试序列合集；获取用户在测试模板中添加的目标测试信息，根据寄存器模型、目标测试信息以及通用测试序列合集，生成与目标寄存器匹配的测试表格；根据测试表格对目标寄存器进行测试。本发明实施例的技术方案可以提升寄存器测试方法的复用性，提高寄存器的测试效率以及测试结果的准确性。
一种寄存器测试方法装置电子设备存储介质

[发明专利]信息处理装置-CN87104991.0无效
发明人：渡边担;仓员桂一;柏木有吾;十山圭介;野尻徹 -专利权人：株式日立制作所
申请日： 1987-07-20 - 公布日： 1989-11-01 - 主分类号： G06F12/08 文献下载
摘要：在备有多个寄存器，且寄存器的存取时间远小于主存贮器的存取时间的计算机系统中，每条指令有表示地址部分的寄存器，在地址部分中，具有寄存器区的寄存器地址的区域寄存器赋值与表示寄存器区某一相对寄存器地址的寄存器位移赋值结合在一起，因此，既使实际寄存器的数目增加，伴随任务交换等所需的寄存器保存与恢复可被减少，由此程序运行、处理的速度提高。还有用于指示主存贮器的地址部分。
信息处理装置

[其他]信息处理装置-CN87104991无效
发明人：渡边担;仓员桂一;柏木有吾;十山圭介;野尻徹 -专利权人：株式日立制作所
申请日： 1987-07-20 - 公布日： 1989-11-01 - 主分类号：文献下载
摘要：在备有多个寄存器，且寄存器的存取时间远小于主存贮器的存取时间的计算机系统中，每条指令有表示地址部分的寄存器，在地址部分中，具有寄存器区的寄存器地址的区域寄存器赋值与表示寄存器区某一相对寄存器地址的寄存器位移赋值结合在一起，因此，既使实际寄存器的数目增加，伴随任务交换等所需的寄存器保存与恢复可被减少，由此程序运行、处理的速度提高。还有用于指示主存贮器的地址部分。
信息处理装置

[发明专利]同步至少两套时间驱动引擎的系统和方法-CN201310071401.1有效
发明人：杨俊波;张晓波;杨哲 -专利权人：马维尔国际有限公司
申请日： 2013-03-05 - 公布日： 2017-07-28 - 主分类号： H04J3/06 文献下载
摘要：至少两套时间驱动引擎共享一个时钟输入，一套作为基准时间驱动引擎，而其他套作为可调时间驱动引擎，分别具有一个第一寄存器，随着每个时钟输入周期的消逝，其值增加1，其中同步的目的是使得第一寄存器的值相等。系统包括至少一个第二寄存器，存储一个触发调整的值；至少一个第三寄存器，存储触发调整的值和第一寄存器的值之间的差值这两者之和；确定单元，用于确定第一寄存器的值之间的差值；以及控制单元，用于控制第二寄存器和第三寄存器中值的存储，以及当第一寄存器的值增加到第二寄存器中存储的值时，将第一寄存器的值由第三寄存器中的值替代。
同步至少时间驱动引擎系统方法

[发明专利]一种基于RISC-V架构的异常和中断处理系统及方法-CN201910205345.3有效
发明人：吴俊;顾冲;李青 -专利权人：晶晨半导体（上海）股份有限公司
申请日： 2019-03-18 - 公布日： 2022-06-28 - 主分类号： G06F11/07 文献下载
摘要：本发明涉及低功耗内核中断处理技术领域，尤其涉及一种基于RISC‑V架构的异常和中断处理系统及方法，包括模式寄存器、异常向量基址寄存器、状态寄存器、异常原因寄存器、异常返回地址寄存器、中断向量基址寄存器、中断状态寄存器、中断返回地址寄存器。有益效果：通过在处理器的内核中分别增加模式寄存器、中断向量基址寄存器、中断状态寄存器及中断返回地址寄存器，将处理器的中断处理模式与异常处理模式分开处理，以使得异常嵌套中断时，处理器的程序能从异常处理模式与中断处理模式中退出
一种基于 risc 架构异常中断处理系统方法

[发明专利]一种验证网表寄存器功能的方法、系统、设备和存储介质-CN202211450615.5在审
发明人：王凯;符云越;刘凯 -专利权人：山东云海国创云计算装备产业创新中心有限公司
申请日： 2022-11-18 - 公布日： 2023-03-07 - 主分类号： G06F30/333 文献下载
摘要：本发明提供一种验证网表寄存器功能的方法、系统、设备和存储介质，方法包括：对被测器件的寄存器类型进行分类，建立寄存器模型至寄存器的映射；对所有寄存器的路径进行检查以确认所有寄存器能够访问；切换至测试模式，对所有寄存器功能进行验证；以及响应于所有寄存器功能均验证成功，确认所述被测器件的寄存器功能正常。本发明通过映射的方式可以直接访问所有寄存器，并且本发明不消耗仿真时间，不需要增加验证平台设计，可移植性强。
一种验证寄存器功能方法系统设备存储介质

[发明专利]一种融合寄存器对需求的寄存器选择方法-CN201911378867.X有效
发明人：胡勇华;王书盈;陆浩松;唐镇;颜子麦;刘志衡 -专利权人：湖南科技大学
申请日： 2019-12-27 - 公布日： 2023-04-18 - 主分类号： G06F8/41 文献下载
摘要：本发明公开了一种融合寄存器对需求的寄存器选择方法，其包括：步骤S1：分析各寄存器分配候选者在符号寄存器对中出现的情况；步骤S2：计算各寄存器分配候选者的奇偶号收益P；所述奇偶号收益P是指一个寄存器分配候选者在其涉及的那些符号寄存器对操作数中如果该候选者被指派奇数或偶数编号寄存器时将获得的收益；步骤S3：为各寄存器分配候选者进行寄存器指派。本发明具有能够提高寄存器对分配候选者的指派成功率、减少冗余的溢出、增加代码优化机会等优点。
一种融合寄存器需求选择方法

[发明专利]一种低功耗的寄存器堆的写回丢弃方法-CN201310363885.7在审
发明人：虞志益;俞政;于学球;张家杰;曾晓洋 -专利权人：复旦大学
申请日： 2013-08-20 - 公布日： 2013-12-04 - 主分类号： G06F9/38 文献下载
摘要：本发明属于微处理器技术领域，具体涉及一种低功耗的寄存器堆的写回丢弃方法。本发明以现有微处理器为基础，其步骤包括：对所述微处理器，扩充原有的MIPS指令集，在有冗余位的指令中增加3位的“生命长度”来表征当前寄存器变量将要被几条后续指令使用；在执行级、访存级和对齐级增加“生命长度”调整逻辑，如果当前寄存器变量被后续的指令使用，则将其“生命长度”减小1，一旦发现当前寄存器变量的“生命长度”为0，则将其通过基于选择器-寄存器的屏蔽逻辑丢弃。指令寄存器生命长度静态推测算法由软件工具实现。与现有的架构相比，本发明能够在几乎不增加硬件开销的情况下，有效地发现可以丢弃的寄存器变量，从而降低寄存器堆的功耗和功耗密度。
一种功耗寄存器丢弃方法

[发明专利]用于浮点寄存器高速缓存的方法及设备-CN201180059045.0有效
发明人： J·雷普利 -专利权人：先进微装置公司
申请日： 2011-10-04 - 公布日： 2013-08-21 - 主分类号： G06F9/30 文献下载
摘要：本发明提供一种用于浮点寄存器高速缓存的方法及设备。本方法的一实施例包含将通过第一指令集所定义的第一架构寄存器集映射至位于多个实体寄存器外的存储器。该多个实体寄存器是配置成用以映射至该第一架构寄存器集、通过第二指令集所定义的第二架构寄存器集、及重命名寄存器集。本方法的实施例也包含将对应于该第一架构寄存器集的该实体寄存器增加至该重命名寄存器集。
用于浮点寄存器高速缓存方法设备

[发明专利]使用影子寄存器扩展堆栈寄存器堆-CN200680050695.8有效
发明人：厄平德·辛格·巴贝尔;罗希特·卡普尔 -专利权人：高通股份有限公司
申请日： 2006-11-13 - 公布日： 2009-01-28 - 主分类号： G06F9/30 文献下载
摘要：在影子寄存器堆系统中，一个或一个以上影子寄存器堆(SRF)插入在物理寄存器堆(PRF)与后备存储器(BS)之间。所述SRF包括串联连接成距所述PRF任意深度的链的双端口寄存器。寄存器保存引擎可随机存取所述链中最终SRF中的寄存器的一个端口，并在所述最终SRF与例如RAM的所述BS之间保存/恢复数据。在PRF寄存器被从调用过程解除分配以供被调用的过程使用时，数据从所述PRF中的多端口寄存器串行移位通过SRF中的连续的对应双端口寄存器，且在所述PRF寄存器被重新分配给调用过程时，朝所述多端口寄存器串行移位返回由于没有任何过程可存取多于所述PRF中寄存器数目的寄存器，因此通过使用成本较低的双端口寄存器增加了所述PRF的有效大小。
使用影子寄存器扩展堆栈

1
2
3
4
5
6
7
8
9
10
11
12
13
14
15
16
17
18
19
20
下一页»
尾页
共 100000 条