|
|
钻瓜专利网为您找到相关结果 1566094个，建议您 升级VIP下载更多相关专利
- [发明专利]数据储存装置与数据处理方法-CN201810718460.6有效
-
林轩平;梁嘉旗
-
慧荣科技股份有限公司
-
2018-07-03
-
2022-09-20
-
G06F13/16
- 本发明涉及一种数据储存装置与数据处理方法，包括一存储器装置以及一存储器控制器。存储器控制器耦接存储器装置，用以存取存储器装置，并建立一实体地址至逻辑地址对照表以及一逻辑地址群组记录表。实体地址至逻辑地址对照表包含了连续的实体地址及其对应的逻辑地址。逻辑地址群组记录表标注了多个逻辑地址群组的状态。每一个逻辑地址群组的状态用来表示实体地址至逻辑地址对照表中是否有记录位于该逻辑地址群组之中的任一逻辑地址。逻辑地址群组记录表包含多个维度的群组位元，逻辑地址群组记录表利用多个群组位元区别不同的逻辑地址群组。当存储器控制器接收用以要求将一第一特定逻辑地址的数据写入至存储器装置的一写入命令时，存储器控制器根据第一特定逻辑地址决定出第一特定逻辑地址于各维度所对应的群组位元，并且对应地设定等群组位元的一数位值。
- 数据储存装置数据处理方法
- [发明专利]一种存储设备控制芯片、存储设备及存储设备管理方法-CN201610675025.0有效
-
戴瑾
-
上海磁宇信息科技有限公司
-
2016-08-16
-
2020-08-11
-
G06F3/06
- 本发明提供一种存储设备控制器芯片，包括CPU、NAND控制器以及主机接口，存储设备控制器芯片还包括MRAM，MRAM中设置有存储地址表，存储地址表用于记录逻辑物理地址对照表每一页在NAND中的存储位置，逻辑物理地址对照表记录供系统软件使用的数据/文件页存储的逻辑地址与数据/文件实际存储的物理NAND页地址的对应关系。本发明还提供一种存储设备以及存储设备管理方法。本发明提供的存储设备控制芯片、存储设备及存储设备管理方法，使用MRAM中的存储地址表管理逻辑物理地址对照表的实际存储位置，而不必将逻辑物理地址对照表存储在NAND中的固定地址，避免原地修改这样非常耗时的操作，提高存储设备的系统性能，且延长NAND的使用寿命；由于MRAM能够断电保存，使得在突然断电的情况下逻辑物理地址对照表是安全的。
- 一种存储设备控制芯片设备管理方法
- [发明专利]一种快闪存储器的预处理方法和装置-CN201410811049.5有效
-
杨华志
-
华为数字技术（苏州）有限公司
-
2014-12-23
-
2019-06-14
-
G11C29/56
- 本发明实施例公开了一种快闪存储器的预处理方法和装置。该预处理方法包括：根据走步1方法选取快闪存储器的M个地址组成第一地址集合，并在各个地址对应的存储单元中烧录互不相同的数据；根据走步0方法选取快闪存储器的M个地址组成第二地址集合，并在各个地址对应的存储单元中烧录互不相同的数据；在第一随机地址对应的存储单元中烧录全1，以及在第二随机地址对应的存储单元中烧录全0；在快闪存储器中选取N个地址组成第三地址集合，并根据走步1的方法在各个地址对应的存储单元中烧录数据；在快闪存储器中选取N个地址组成第四地址集合，根据走步0的方法在各个地址对应的存储单元中烧录数据。采用本发明，能提高快闪存储器测试的可靠性。
- 一种闪存预处理方法装置
- [发明专利]地址控制电路和包括其的半导体装置-CN202210419567.7在审
-
金智恩;吴敏煜
-
爱思开海力士有限公司
-
2022-04-20
-
2023-02-17
-
G11C8/18
- 本申请公开了地址控制电路和包括其的半导体装置。该地址控制电路包括地址时序控制电路，其被配置为：锁存从地址时序控制电路外部输入的地址信号，以预定时序顺序地储存锁存的信号，以及将所储存的信号输出作为存储体组地址。该地址控制电路还包括地址多路复用电路，其被配置为根据存储体组地址来产生存储体组选择信号。地址多路复用电路被配置为：当预设的存储器访问模式是第一存储器访问模式时，根据具有第一值的存储体组地址来产生具有第二值的存储体组选择信号，以及当预设的存储器访问模式是第二存储器访问模式时，根据具有不同于第一值的第三值的存储体组地址来产生具有第二值的存储体组选择信号
- 地址控制电路包括半导体装置
- [发明专利]半导体存储器-CN200410071459.7无效
-
西川和予;西村始修
-
松下电器产业株式会社
-
2004-06-10
-
2005-02-02
-
G11C16/02
- 当对非易失性存储器的一个逻辑地址提供多个物理地址存储器时，对用于一个逻辑地址的写入操作搜寻在多个物理地址存储器中包括的空物理地址存储器，然后，将数据写入这个空物理地址存储器。对用于一个逻辑地址的读取操作，搜寻数据最终被写入的物理地址存储器，并读出该存储器的存储内容。结果，对一个逻辑地址采用简单的电路布置执行非易失性存储器的数据重写操作，而不执行擦除操作，并且不增加存储器的面积，而且也不将数据重写操作的总数限制到存储器技术规范所规定的数目。
- 半导体存储器
- [发明专利]存储器寻址错误检测系统和方法-CN200610000377.2无效
-
S·德里埃狄格尔
-
阿尔卡特公司
-
2006-01-06
-
2006-09-13
-
G11C29/00
- 公开了一种用于防止存储器寻址错误的系统和方法。当将数据写入存储器中的存储位置时，基于该存储位置的地址来计算地址保护信息，并且基于该地址保护信息和数据二者来计算组合的地址与数据保护信息。所述数据和组合的地址与数据保护信息被存储在所述存储位置中。在读操作期间，数据和组合的地址与数据保护信息是从读地址的存储位置上而被检索的。地址保护信息是基于从其读取数据的地址而被重新计算的，并且在被重新计算的地址保护信息与原始地址保护信息不匹配的情况下，检测寻址错误，其中基于该原始地址保护信息来计算所检索的组合的地址与数据保护信息。
- 存储器寻址错误检测系统方法
|
