“多通道闪存”专利关键词查询_检索下载_查询列表_检索列表_行业专利分布_钻瓜专利网

钻瓜专利网为您找到相关结果1976803个，建议您升级VIP下载更多相关专利

[实用新型]一种多通道安全数码存储装置-CN201120407292.2有效
发明人：卢伟;李振华 -专利权人：深圳泰胜微科技有限公司
申请日： 2011-10-24 - 公布日： 2012-06-13 - 主分类号： G06K19/077 文献下载
摘要：本实用新型涉及一种多通道安全数码存储装置，包括多通道闪存芯片、安装所述闪存芯片的电路基板、输入输出端口、控制存储装置的控制单元，所述闪存芯片及控制单元设置在所述电路基板的第一主面，所述输入输出端口设置在所述第一主面相对的第二主面，所述闪存芯片与所述输入输出端口电连接。本实用新型多通道安全数码存储装置，采用多通道闪存芯片，增加SD卡的传输通道，以此来达到SD3.0规范的高速要求。
一种通道安全数码存储装置

[发明专利]用于多通道闪存设备的FPGA管脚扩展方法-CN201811136982.1在审
发明人：肖飞;雷天语 -专利权人：方一信息科技（上海）有限公司
申请日： 2018-09-28 - 公布日： 2020-04-07 - 主分类号： G06F13/38 文献下载
摘要：本申请公开了一种FPGA管脚扩展的方法，用于多通道闪存设备，通过增加外置的CPLD直接连接各个内存芯片；所述FPGA通过CPLD接口连接CPLD,所述CPLD包括连接各个闪存芯片的片选管脚的片选接口，并向各个闪存芯片发送片选信号；还包括连接各个闪存芯片的状态管脚的状态接口，并接受从各个闪存芯片发送的状态信号。因此仅仅占用少量的管脚，所述FPGA即可无数量限制地连接多个闪存芯片并交换数据，使得每个通道可以挂载尽量多的闪存芯片，这就可以大大增加所述多通道闪存设备的存储容量。
用于通道闪存设备 fpga 管脚扩展方法

[实用新型]安全固态硬盘控制器-CN201520468502.7有效
发明人：杨涛 -专利权人：沈阳睿隆鸿业科技有限公司
申请日： 2015-07-02 - 公布日： 2015-11-18 - 主分类号： G06F21/79 文献下载
摘要：本实用新型涉及一种安全固态硬盘控制器，具有微处理器、内存、闪存、缓存以及内存控制器和闪存多通道控制器，在闪存多通道控制器的每一路通道前置一级加/解密模块，加/解密模块与闪存多通道控制器和闪存控制器进行双向数据传输
安全固态硬盘控制器

[发明专利]存储器装置-CN201080013910.3有效
发明人：孙日欣;李振华 -专利权人：合胜科技有限公司
申请日： 2010-06-25 - 公布日： 2012-05-09 - 主分类号： H01L25/065 文献下载
摘要：多通道闪存装置包括芯片堆叠的闪存芯片。由于使用堆叠的芯片构造，所以该闪存装置是紧凑的，同时由于其多数据通道构造而提供高速性能。具体示例是包括4个并行数据通道的4块堆叠闪存芯片的闪存。本发明减轻了已知芯片堆叠闪存装置的瓶颈问题。
存储器装置

[发明专利]一种多通道并行纠错的闪存控制方法和装置-CN200910130461.X有效
发明人：张琴 -专利权人：成都市华为赛门铁克科技有限公司
申请日： 2009-04-17 - 公布日： 2009-09-09 - 主分类号： G11C29/00 文献下载
摘要：本发明实施例提供一种多通道并行纠错的闪存控制方法，所述方法包括：对写入多个通道内的闪存芯片的写入数据分别进行编码，分别生成对应所述多个通道的校验位；根据所述校验位分别对所述多个通道内的闪存芯片的读出数据是否发生错误进行判断；如果任意一个通道内的闪存芯片的读出数据发生错误，则对发生错误的读出数据进行恢复后传输。通过本发明实施例的针对多通道闪存操作模式进行的纠错码电路设计和闪存控制方法，对多个通道并行纠错，除了每个通道必要的数据缓存不会消耗额外的存储资源，在不影响系统性能的前提下也不会增加太多的硬件资源。
一种通道并行纠错闪存控制方法装置

[发明专利]一种多通道闪存控制器-CN200810232223.5无效
发明人：崔建杰 -专利权人：西安奇维测控科技有限公司
申请日： 2008-11-11 - 公布日： 2010-06-16 - 主分类号： G11C7/10 文献下载
摘要：本发明涉及一种多通道闪存控制器，解决现有技术中闪存数据读写速度慢的缺陷。包括通过双口缓存相互进行连接的IDE接口模块、微处理器模块和闪存管理模块；闪存管理模块包括闪存接口命令解析单元、内部管理单元、数据接口管理单元、通道仲裁单元、通道缓存、闪存时序单元；数据接口管理单元、通道仲裁单元、闪存时序单元顺序连接；数据接口管理单元和通道仲裁单元通过内部管理单元与闪存接口命令解析单元相连接，数据传输通道独立于命令传输通道。具有闪存读写速度快，数据读写可靠性高，纠错能力强，闪存使用寿命长。
一种通道闪存控制器

[发明专利]闪存转换层算法的验证方法、装置及系统-CN202010201974.1有效
发明人：梅岳辉;吕立强 -专利权人：杭州华澜微电子股份有限公司
申请日： 2020-03-20 - 公布日： 2022-08-16 - 主分类号： G11C29/08 文献下载
摘要：本申请公开了一种闪存转换层算法的验证方法、装置及系统，涉及计算机技术领域。闪存转换层算法的验证方法应用于通用串行总线主设备，通用串行总线主设备与多个存储设备连接，该方法包括：将多个存储设备组成的多个分区模拟成多通道闪存；将闪存转换层算法植入通用串行总线主设备的驱动层中；其中，多个存储设备中的每一个均被模拟成所述多通道闪存的通道。本申请公开的闪存转换层算法的验证方法、装置及系统可提高FTL的开发效率，缩短开发周期，降低产品开发成本。
闪存转换算法验证方法装置系统

[发明专利]一种多通道闪存芯片阵列结构及其写入和读出方法-CN200810232221.6有效
发明人：崔建杰 -专利权人：西安奇维测控科技有限公司
申请日： 2008-11-11 - 公布日： 2010-06-16 - 主分类号： G11C7/10 文献下载
摘要：本发明涉及一种多通道闪存芯片阵列结构及其写入和读出方法，解决现有技术中闪存数据读写速度慢的缺陷。包括由闪存芯片，数据总线、控制总线和片选信号线构成的多个通道，每个闪存芯片对应与一条片选信号线，每个芯片的片选信号线独立，每个通道内的所有闪存芯片公用独立于其他通道的一条数据总线和一条控制总线。数据写入时，命令和地址信息通过命令接口传递给命令解析单元；启动数据接口管理单元和通道仲裁单元；通道仲裁单元根据地址信息进行通道的预分配，并传递给通道仲裁单元和数据分配单元；把数据写入对应通道的缓存中，然后由通道仲裁单元启动相应的闪存时序产生模块；最后写入闪存芯片中。闪存读写速度快，数据写入可靠性高。
一种通道闪存芯片阵列结构及其写入读出方法

[发明专利]用于多通道闪存控制器的BCH ECC纠错资源共享系统及方法-CN201811136585.4在审
发明人：肖飞;赖见涛 -专利权人：方一信息科技（上海）有限公司
申请日： 2018-09-28 - 公布日： 2020-04-07 - 主分类号： G06F11/10 文献下载
摘要：本发明提供了多通道闪存控制器的BCH ECC纠错资源共享系统及方法，所述共享系统包括：多通道闪存控制器和BCH ECC资源共享池；其中，多通道闪存控制器包括独立的BCH ECC编码模块和BCH ECC解码模块，用于读取数据，并检测数据是否有错误，保证无错情况下正常的数据处理速度；所述BCH ECC资源共享池包括BCH ECC纠错模块和仲裁机制，所有通道由所述仲裁机制分配纠错资源使用权，BCH ECC对获得使用权的通道数据进行纠错本发明在通道外建立ECC纠错资源共享池，各通道按需申请使用ECC纠错模块，减少了ECC纠错模块的使用个数，避免了多个ECC纠错模块会占用FPGA大部分的逻辑资源的问题，提升了ECC纠错模块的使用效率，而不会影响通道闪存控制器的并发读取速度
用于通道闪存控制器 bch ecc 纠错资源共享系统方法

[发明专利]包括用于处理多命令描述符块以便利用并发性的主机接口的闪存装置-CN201210088525.6有效
发明人： M-M·L·许;R·L·霍恩;V·V·威尔金斯;D·S·苏里亚布迪 -专利权人：西部数据技术公司
申请日： 2012-03-28 - 公布日： 2017-03-01 - 主分类号： G06F13/24 文献下载
摘要：本发明涉及包括用于处理多命令描述符块以便利用并发性的主机接口的闪存装置。公开一种闪存装置，其包括经第一通道存取第一闪存和经第二通道存取第二闪存的闪存控制器。多命令描述符块被从主机接收，其中多命令描述符块包括识别主机正在准备请求的多个存取命令的标识符。第一组存取命令被选择用于并发执行以及第二组存取命令被选择用于并发执行。通过并发存取至少第一和第二闪存，第一组存取命令被从主机接收并且并发执行。通过并发存取至少第一和第二闪存，第二组存取命令被从主机接收并且并发执行。
包括用于处理命令描述以便利用并发主机接口闪存装置

[发明专利]多通道闪存卡控制装置及其控制方法-CN201210526541.9有效
发明人：陈淼;王元龙 -专利权人：天津瑞发科半导体技术有限公司
申请日： 2012-12-07 - 公布日： 2013-04-10 - 主分类号： G06F13/38 文献下载
摘要：本发明提供了一种多通道闪存卡控制装置及其控制方法，该多通道闪存卡控制装置包括主机端接口单元、命令数据处理单元、闪存卡接口单元，主机端接口单元与高速串行通信协议主机端之间交互主机端命令和主机端读写数据，闪存卡接口单元与多个闪存卡之间交互各自的闪存卡命令和闪存卡读写数据，本发明通过拆分高速串行通信协议主机端发送的命令为多条子命令给闪存卡接口单元，并通过在时间上重合的与多个闪存卡进行命令和数据的交互，达到了扩展访问容量和提高访问速度的目的，降低了产品使用的成本，扩展了闪存卡使用的灵活性
通道闪存卡控制装置及其方法

[发明专利]涉及多NAND闪存的并行访问方法、固态硬盘和计算机-CN201711483137.7在审
发明人：黄敏;陈大庆;殷艳超;许宜申;吴迪;陶智;詹耀辉 -专利权人：苏州大学
申请日： 2017-12-29 - 公布日： 2018-06-01 - 主分类号： G06F12/02 文献下载
摘要：本发明涉及一种多NAND闪存组成的存储系统中的并行访问方法，所述NAND闪存的数量为N，通道的数量等于NAND闪存的数量，所述NAND闪存的物理页的数量为M，一次连续的请求的逻辑地址为0到M*N‑1，其中，M和N都是正整数，M≥2，N≥2，包括：所述连续的请求通过队列管理器，对于第i通道的第j次请求，分配的逻辑地址为M*N‑1‑i*N‑j；依次经过闪存转译层地址映射、请求分配管理器和NAND闪存控制器后写入到多NAND闪存组成的存储系统中。发明还涉及一种多NAND闪存组成的存储系统中的访问方法、固态硬盘和计算机。
存储系统并行访问固态硬盘逻辑地址队列管理器地址映射垃圾回收请求分配控制器管理器计算机物理页有效页正整数转译层擦除闪存写入复制分配访问

[发明专利]一种提升多颗闪存平行写入校能的管理方法-CN201810394413.0在审
发明人：许豪江;李庭育;魏智汎;陈育鸣 -专利权人：江苏华存电子科技有限公司
申请日： 2018-04-27 - 公布日： 2018-09-28 - 主分类号： G06F3/06 文献下载
摘要：本发明公开了一种提升多颗闪存平行写入校能的管理方法，包括存储器控制芯片，所述存储器控制芯片内设有闪存指令控制装置、多个定时器、多个通道，所述存储器控制芯片连接外部多个闪存；多个定时器包括第一定时器、第二定时器、第N定时器，N为大于2的整数，多个通道包括第一通道、第二通道、第M通道，M为大于2的整数；多个闪存包括第一闪存、第二闪存、第P闪存，P为大于2的整数；每个通道可以控制一颗或多颗闪存。并且减低多通道内的闪存延迟时间，可以由各个通道的定时器各别处理个自的定时器时间，不会频繁的发送读取状态指令，占住信道信息宽度，进而提升存储器控制芯片的效率。
闪存定时器存储器控制芯片平行写入指令控制装置读取状态信道信息多通道延迟指令发送管理外部

[发明专利]数据存储装置-CN201080013913.7有效
发明人：孙日欣;李振华 -专利权人：合胜科技有限公司
申请日： 2010-07-30 - 公布日： 2012-05-02 - 主分类号： H01L25/065 文献下载
摘要：数据存储装置(500、600、700、和800)包括通过堆叠闪存部件构成的多通道闪存组件(100、200、300)。由于使用堆叠的闪存部件，所以该数据存储装置是紧凑的，其中堆叠的闪存部件由于其多数据通道构造而提供高速性能。具体示例是使用包括4个并行数据通道的4块堆叠的闪存芯片的闪存组件。
数据存储装置

[发明专利]多通道闪存控制器的纠错装置、方法及多通道闪存控制器-CN201010619730.1有效
发明人：程学敏 -专利权人：深圳市朗科科技股份有限公司
申请日： 2010-12-31 - 公布日： 2012-07-04 - 主分类号： G11C29/42 文献下载
摘要：本发明提供了多通道闪存控制器的纠错装置、方法及多通道闪存控制器，所述纠错装置包括编解码模块和计算错误模块，所述编解码模块具体包括一个组合逻辑电路和对应多通道的多个时序逻辑电路，所述编解码模块还包括：多路选择器，用于根据当前周期的各通道数据有效性，将对应有效通道的数据和时序逻辑寄存器信息选入所述组合逻辑电路中；输入模块，用于将所述组合逻辑电路的运算结果输入所述对应有效通道的时序逻辑寄存器中。采用本发明实施例公开的纠错装置、纠错方法及多通道闪存控制器，可以解决现有技术中的纠错方法都会因为各通道独立占用纠错模块，而使得成本极其昂贵且浪费大量资源的问题。
通道闪存控制器纠错装置方法

1
2
3
4
5
6
7
8
9
10
11
12
13
14
15
16
17
18
19
20
下一页»
尾页
共 100000 条