“多核SoC”专利关键词查询_检索下载_查询列表_检索列表_行业专利分布_钻瓜专利网

钻瓜专利网为您找到相关结果27730个，建议您升级VIP下载更多相关专利

[发明专利]一种基于多目标优化的多核SoC软件映射方法-CN201510015243.7有效
发明人：李尚杰;程胜;周志军;魏明;吕紫旭 -专利权人：北京神舟航天软件技术有限公司
申请日： 2015-01-12 - 公布日： 2017-12-08 - 主分类号： G06F9/50 文献下载
摘要：本发明涉及一种基于多目标优化的多核SoC软件映射方法，其包括以下步骤(1)、优化多核SoC软件映射的目标；(11)、确定多核SoC软件映射中的决策变量；(12)、确定多核SoC软件映射的约束条件；(13)、确定多核SoC软件映射的目标总函数(14)基于任务和处理器建立二者之间映射开销；(15)建立起通信事件与处理器之间对应的开销矩阵，(2)多核SoC软件映射的多目标演化步骤如下(21)编码；(22)初始染色体种群生成
一种基于多目标优化多核 soc 软件映射方法

[发明专利]一种SOC软硬件协同的仿真方法及系统-CN202211428874.8在审
发明人：张涛;李秀东;左哲铭;吕凌鹏;欧阳鹏 -专利权人：上海清微智能科技有限公司
申请日： 2022-11-15 - 公布日： 2023-03-17 - 主分类号： G06F30/20 文献下载
摘要：本发明涉及SOC仿真系统领域，公开了一种SOC软硬件协同的仿真方法及系统。该方法通过在仿真平台上模拟芯片的真实工作场景来定位软硬件的问题，从而验证SOC软硬件协同功能是否符合预期。该方法不占用原SOC的物理地址空间，可以支持更多核心与更大的数据空间，能够满足绝大多数多核SOC系统的仿真验证需求。并且，该方法可以很方便的移植到其它的多核SOC仿真平台，提高了多核SOC的仿真验证效率，缩短了整个SOC芯片的研发周期。
一种 soc 软硬件协同仿真方法系统

[发明专利]功能监控方法和装置、异构多核SOC、电子设备-CN202011240982.3有效
发明人：牛建彬 -专利权人：北京车和家信息技术有限公司
申请日： 2020-11-09 - 公布日： 2023-08-22 - 主分类号： G06F11/30 文献下载
摘要：本公开涉及一种功能监控方法和装置、异构多核SOC、电子设备。所述方法包括：在所述异构多核SOC运行时，获取同一功能的多个任务在开始执行和执行结束时发送的预定数据，其中，所述多个任务来自所述异构多核SOC中的至少两个核中；将所获取的数据按照预定的算法进行计算，得到所述功能的特征值本公开的方案能够实现对异构多核SOC的多个核中任务的定时监控，使得异构多核SOC对其上运行的程序具备定时监控功能。
功能监控方法装置多核 soc 电子设备

[发明专利]多核SOC的代码共享方法、装置、多核SOC及介质-CN202010721720.2在审
发明人：丁国星 -专利权人：辰芯科技有限公司
申请日： 2020-07-24 - 公布日： 2022-01-25 - 主分类号： G06F15/167 文献下载
摘要：本发明实施例公开了一种多核SOC的代码共享方法、装置、多核SOC及介质。其中，方法包括：获取与多核SOC对应的统一代码类信息，以及与多核SOC中每个内核分别对应的数据类信息；将统一代码类信息链接至第一逻辑地址中，并将各数据类信息分别链接至第二逻辑地址中；将统一代码类信息存储于统一存储空间中本发明实施例的方案解决了现有技术中无法实现多核SOC的代码和数据的共享，增加内存空间的开销的问题，实现了多核SOC的代码和数据的共享，减少内存空间的开销。
多核 soc 代码共享方法装置介质

[发明专利]多核SoC芯片及其核间时间同步方法、系统、汽车-CN202210331909.X在审
发明人：魏辉 -专利权人：联合汽车电子有限公司
申请日： 2022-03-30 - 公布日： 2022-08-05 - 主分类号： H04J3/06 文献下载
摘要：本发明提供了一种多核SoC芯片及其核间时间同步方法、系统、汽车，在多核SoC芯片内部设置一个能够被第一核和各个第二核都可以访问的全局寄存器(例如是全局时基计数器)，第一核在通过以太网通信协议与片外的主时钟设备同步时间后由此，仅通过简单的周期性地寄存器的读写操作即可实现多核SoC芯片的核间时间同步，无需考虑多核SoC芯片的核间时间同步的时钟偏差问题，提高多核SoC芯片的核间时间同步的精度，同时避免通过其它协议方式实现多核SoC芯片的核间时间同步的难度和开发工作量。
多核 soc 芯片及其时间同步方法系统汽车

[发明专利]多核SoC芯片的自动化验证方法、系统及装置-CN202011334559.X有效
发明人：黎金旺;张彦欣;贺龙龙;宁振海;杨小坤;李德建;杨立新;谭浪;白志华;刘胜;唐志军;李智诚 -专利权人：北京智芯微电子科技有限公司;国网信息通信产业集团有限公司;国网福建省电力有限公司;国网福建省电力有限公司电力科学研究院;国家电网有限公司
申请日： 2020-11-24 - 公布日： 2022-07-05 - 主分类号： G06F30/398 文献下载
摘要：本发明提供一种多核SoC芯片的自动化验证方法、系统及装置，属于芯片测试验证技术领域。所述方法包括：分割多核SoC芯片的数字电路的代码；综合分割的数字电路的代码为与至少两片FPGA芯片对应的网表；根据所述网表，对所述至少两片FPGA芯片的电路镜像进行布局布线，布局布线后生成硬件待验证文件；部署所述硬件待验证文件至具有所述至少两片FPGA芯片的验证系统；编译所述多核SoC芯片的多核处理器程序代码，编译后获得软件待验证文件；部署所述软件待验证文件至所述验证系统，对部署后的验证系统执行所述多核SoC芯片流片前的验证。本发明可用于SoC或MCU的芯片流片前原型验证。
多核 soc 芯片自动化验证方法系统装置

[发明专利]一种多核SoC的固件启动方法以及多核SoC设备-CN201710325202.7在审
发明人：张涛 -专利权人：鸿秦（北京）科技有限公司
申请日： 2017-05-10 - 公布日： 2018-11-23 - 主分类号： G06F9/445 文献下载
摘要：本发明涉及一种多核SoC的固件启动方法，应用于多核SoC设备，所述多核SoC设备包括至少两个相同的CPU，CPU之间通过系统总线共享存储器，该固件启动方法包括：每个CPU均控制其他某个CPU的复位信号，通过本发明可以非常方便地通过低端CPU累加的方式实现多核SMP架构，极大减轻开发人员的负担。
多核SoC 固件启动共享存储器复位信号系统总线累加低端多核链式应用开发

[发明专利]一种多核SoC及继电保护系统-CN202211018786.0有效
发明人：黎金旺;李德建;谭浪;冯曦;杨小坤;刘畅;徐立国;刘滢浩 -专利权人：北京智芯微电子科技有限公司;国网江苏省电力有限公司;国家电网有限公司
申请日： 2022-08-24 - 公布日： 2023-01-24 - 主分类号： G06F15/78 文献下载
摘要：本发明实施例提供一种多核SoC、继电保护方法及系统，属于信号处理技术领域。所述多核SoC包括：硬件逻辑单元，其包括FPGA部件，用于对接收到的电力数据执行预设的继电保护算法，且该FPGA部件配置有继电保护重构模块，该继电保护重构模块用于适应于继电保护场景重构继电保护算法。所述多核SoC还包括处理系统，该处理系统包括多个处理器核心。其中，所述多个处理器核心至少包括：第一处理器核心，用于辅助所述FPGA部件执行继电保护算法；以及第二处理器核心，用于向外设传送继电保护结果。本发明实施例的多核SoC具有多核处理和FPGA硬件可重构的特性，能够更好地满足继电保护的开发需求。
一种多核 soc 保护系统

[发明专利]一种星载多核SoC任务级负载均衡并行调度方法-CN201710566062.2有效
发明人：龚健;杨孟飞;刘鸿瑾;吴一帆;杨桦;王婧;徐建;吴军;刘波;彭飞 -专利权人：北京控制工程研究所
申请日： 2017-07-12 - 公布日： 2020-09-18 - 主分类号： G06F9/50 文献下载
摘要：本发明提出了一种星载多核SoC任务级负载均衡并行调度方法，步骤如下：将多核任务控制块TCB作为节点构建全局任务调度队列；调度器模块初始化时创建4个优先级最低的空闲任务，并加入全局任务调度队列OSTaskRdyList；多核SoC系统的多个处理器核并行运行调度器模块；调度器模块采用自旋锁访问全局任务调度队列OSTaskRdyList，从全局任务调度队列OSTaskRdyList中取得当前优先级最高的任务T多核SoC上均衡分配和并行运行的问题，大幅度提高了多核SoC的计算和处理效率。
一种多核 soc 任务负载均衡并行调度方法

[发明专利]一种用于农机装备接入物联网的终端设备与方法-CN202310518046.1在审
发明人：杜岳峰;郭大方;李国润;杨立超;陈度;宋正河 -专利权人：中国农业大学
申请日： 2023-05-09 - 公布日： 2023-08-04 - 主分类号： H04L67/025 文献下载
摘要：终端设备包括异构多核SoC处理单元、网络通信单元、总线通信单元、传感器单元、传感采集单元、存储单元、主板、外部接口单元、人机交互单元、电源模块和外壳；异构多核SoC处理单元通过板上总线实现与网络通信单元、总线通信单元、传感器单元、传感采集单元和存储单元的互联和通信；主板、外部接口单元、人机交互单元和电源模块均被安装在外壳内部；外部接口单元通过数据总线实现与异构多核SoC处理单元、网络通信单元、总线通信单元和存储单元的互联和通信；人机交互单元通过数据总线实现与异构多核SoC处理单元的互联和通信。
一种用于农机装备接入联网终端设备方法

[发明专利]一种基于FPGA的继电保护专用多核SoC软硬件协同验证平台-CN202010879124.7在审
发明人：孟江雯;余越;詹荣荣;周泽昕;梁英;杨国生;李伟;唐志军;杨立新;刘龙浩;金龙;詹智华;沈冲飞 -专利权人：中国电力科学研究院有限公司;国家电网有限公司;国网福建省电力有限公司电力科学研究院;北京智芯微电子科技有限公司
申请日： 2020-08-27 - 公布日： 2021-01-05 - 主分类号： G06F30/20 文献下载
摘要：本发明公开一种基于FPGA的继电保护专用多核SoC软硬件协同验证平台，解决对软硬件协同验证平台的需求问题。利用FPGA作为SoC原型验证硬件载体，通过千兆网媒体访问控制(GMAC)高速通信接口与PC端高速连接，构建软硬件协同验证平台，实现对继电保护专用多核SoC系统的设计进行快速准确的实时验证。
一种基于 fpga 保护专用多核 soc 软硬件协同验证平台

[实用新型]一种多核8051处理器SOC的封装结构-CN201621310419.8有效
发明人：王洪;刘华平 -专利权人：北京迪文科技有限公司
申请日： 2016-12-01 - 公布日： 2017-12-05 - 主分类号： G06F15/78 文献下载
摘要：本实用新型涉及芯片封装领域，尤其涉及多核8051处理器SOC芯片的封装结构。为解决因单个8051芯片管脚数量的有限性导致单片机功能无法实现多元化，以及多个8051芯片封装时体积过大，PCB走线混乱，本实用新型提供基于多核8051的处理器的基础上，把多核8051的不同CPU管脚分别封装在相对独立的区域本实用新型包括多核8051单片机的CPU0以及CPU1、串口UART、普通8位IO、电源接口。多核8051单片机SOC集成CPU0以及CPU1两个CPU，两个CPU具有相对独立功能的管脚以及复用的电源和下载仿真接口，并通过小型TQFP128封装把多核8051单片机给封装在一起。这样有利于多核8051处理器SOC在PCB上的布线以及在不同应用场景中充分发挥出多核8051单片机的优异性能。
一种多核 8051 处理器 soc 封装结构

[发明专利]提供来自多核处理器SoC外部的访问以独立地配置电压-CN201611219290.4有效
发明人： D·J·拉格兰德;G·M·特尔林;K·普凡德尔 -专利权人：英特尔公司
申请日： 2016-12-26 - 公布日： 2021-04-27 - 主分类号： G06F1/26 文献下载
摘要：本申请公开了提供来自多核处理器SoC外部的访问以独立地配置电压。本申请中公开了用于提供来自多核处理器片上系统(SoC)外部的访问的装置、方法和存储介质。在多个实施例中，SoC可包括用于存储与多个架构上相同的核对应地相关联的多个嵌入值的存储器。每个嵌入值可为多个架构上相同的核中的相应一个指示默认电压。在多个实施例中，装置可包括用于提供来自多核处理器SoC外部的访问以将多个架构上相同的核的电压独立地配置为与默认电压的值不同的值的一个或多个处理器、设备和/或电路。
提供来自多核处理器 soc 外部访问立地配置电压

[发明专利]异构多核的SoC设计评估系统-CN201510332821.X有效
发明人：林忱;杜学亮 -专利权人：北京思朗科技有限责任公司
申请日： 2015-06-16 - 公布日： 2018-01-26 - 主分类号： G06F17/50 文献下载
摘要：本发明提供的异构多核的SoC设计评估系统，包括组件抽象建模模块，用于对总线的主从组件进行抽象建模，其中，所述主从组件包括协处理器；设计空间定义模块，用于根据片上系统SoC设计需求设置各个变量和所述各个变量对应的取值范围；性能指标评估模块，用于根据所述各个变量和所述取值范围构建第一SoC结构，并对所述第一SoC结构进行仿真评估和综合评估，从而获取所述SoC的性能指标；模型训练与探索模块，用于利用所述性能指标和所述各个变量，通过机器学习算法进行模型训练，获得预测模型或分类模型；体系结构寻优模块，用于利用所述预测模型或所述分类模型选取第二SoC结构。本发明可以极大程度的辅助完成异构多核SoC体系结构的设计和评估。
多核 soc 设计评估系统

[发明专利]多核SOC中非阻塞L1 Cache-CN202111305639.7在审
发明人：魏敬和;刘德;莫海 -专利权人：中国电子科技集团公司第五十八研究所;中科芯集成电路有限公司
申请日： 2021-11-05 - 公布日： 2022-02-08 - 主分类号： G06F12/0877 文献下载
摘要：本发明涉及一种多核SOC中非阻塞L1 Cache，所述L1 Cache包括ICache与DCache两个电路模块，ICache电路模块设计为8路组相联双bank SRAM为CPU取指阶段提供数据访问，DCache本发明申请的多核SOC中非阻塞L1 Cache解决了现有多核SOC中Cache访问效率低下，设计困难等问题。
多核 soc 中非阻塞 l1 cache

1
2
3
4
5
6
7
8
9
10
11
12
13
14
15
16
17
18
19
20
下一页»
尾页
共 27730 条