“单一FPGA”专利关键词查询_检索下载_查询列表_检索列表_行业专利分布_钻瓜专利网

钻瓜专利网为您找到相关结果34448764个，建议您升级VIP下载更多相关专利

[实用新型]一种千兆万兆复合网卡的单一时钟源-CN201120259180.7有效
发明人：邵宗有;刘新春;杨晓君;姚文浩;郑臣明;王晖;王英;柳胜杰;郝志彬 -专利权人：曙光信息产业股份有限公司
申请日： 2011-07-21 - 公布日： 2012-01-25 - 主分类号： H04J3/06 文献下载
摘要：本实用新型提供了一种千兆万兆复合网卡的单一时钟源，所述时钟源由现场可编程晶振，时钟缓冲器，万兆接口芯片和FPGA芯片组成；其中，现场可编程晶振的输出端连接到时钟缓冲器的输入端，时钟缓冲器的输出端连接到万兆接口芯片和FPGA的输入端，FPGA的输出端连接到现场可编程晶振的输入端。通过本实用新型使得在需要多个晶振的复合网卡中，共享了单一时钟源，有效降低了成本，维护了系统稳定性，并且还可以在任意修改系统参考时钟，有利于系统调试。
一种千兆复合网卡单一时钟

[发明专利]一种在飞控计算机内实现晶振双冗余的方法-CN201310224005.8有效
发明人：朱旭锋;马骉;李婷 -专利权人：北京航天自动控制研究所;中国运载火箭技术研究院
申请日： 2013-06-06 - 公布日： 2013-11-20 - 主分类号： G06F11/20 文献下载
摘要：一种在飞控计算机内实现晶振双冗余的方法，包括：双晶振、FPGA、DSP；双晶振时钟送入FPGA，FPGA晶振时钟互检测模块完成双晶振时钟频率的检测。若双晶振全部正常工作，则两个晶振分别给DSP、FPGA提供时钟信号。若任一晶振停振时，则启动时钟切换模块，另一晶振同时给DSP和FPGA提供时钟，同时启动复位模块，为DSP和FPGA提供复位信号。在任一晶振停振时，通过时钟切换模块由单一晶振同时为DSP和FPGA提供可靠的时钟信号，整个晶振双冗余设计方法可有效提高飞控计算机时钟使用的可靠性。
一种计算机实现晶振双冗余方法

[发明专利]一种基于FPGA实现的多协议接口固态存储系统-CN201910269863.1在审
发明人：张效奎;邢培栋;郑全化 -专利权人：上海威固信息技术股份有限公司
申请日： 2019-04-04 - 公布日： 2019-06-28 - 主分类号： G06F3/06 文献下载
摘要：本发明提供了一种基于FPGA实现的多协议接口固态存储系统，包括高速连接器、FPGA处理单元、时钟单元、DDR缓存单元、存储单元。其中，FPGA处理单元为整个固态存储系统的核心数据处理单元，建立外部高速接口与内部存储单元传输通道；时钟单元用来给FPGA SERDES高速BANK提供参考时钟，以实现需要的高速接口协议；DDR缓存单元挂在FPGA上，为FPGA数据处理的缓存单元；存储单元或是单个存储盘或是存储阵列。本发明基于FPGA实现了多协议接口，解决了当前固态存储系统对外协议接口单一问题，而且存储容量易于扩展，满足用户对存储系统协议接口通用化和个性化需求。
固态存储系统多协议接口缓存单元存储单元高速接口时钟单元协议接口通用化核心数据处理内部存储单元高速连接器个性化需求参考时钟传输通道存储容量存储系统存储阵列数据处理存储盘外部

[发明专利]一种基于FPGA的可见光以太网速率可调通信方法及系统-CN202211648238.6在审
发明人：路慧敏;张海龙 -专利权人：北京科技大学
申请日： 2022-12-21 - 公布日： 2023-06-09 - 主分类号： H04B10/116 文献下载
摘要：本发明公开了一种基于FPGA的可见光以太网速率可调通信方法及系统，涉及可见光通信设备技术领域。包括：片外PHY芯片、MAC核以及FPGA速率转换流控模块依次连接，FPGA速率转换流控模块分别与FPGA发送控制模块以及FPGA接收控制模块连接，FPGA发送控制模块以及FPGA接收控制模块分别与收发电路连接本发明针对可见光‑以太网通信接口转换的需求，将可见光通信与以太网接入技术深入结合，同时解决了传统可见光以太网速率单一的问题，拓宽了可见光通信的应用场景。
一种基于 fpga 可见光以太网速率可调通信方法系统

[实用新型]一种基于FPGA实现的多协议接口固态存储系统-CN201920458854.2有效
发明人：张效奎;邢培栋;郑全化 -专利权人：上海威固信息技术股份有限公司
申请日： 2019-04-04 - 公布日： 2019-11-19 - 主分类号： G06F3/06 文献下载
摘要：本实用新型提供了一种基于FPGA实现的多协议接口固态存储系统，包括高速连接器、FPGA处理单元、时钟单元、DDR缓存单元、存储单元。其中，FPGA处理单元为整个固态存储系统的核心数据处理单元，建立外部高速接口与内部存储单元传输通道；时钟单元用来给FPGA SERDES高速BANK提供参考时钟，以实现需要的高速接口协议；DDR缓存单元挂在FPGA上，为FPGA数据处理的缓存单元；存储单元或是单个存储盘或是存储阵列。本实用新型基于FPGA实现了多协议接口，解决了当前固态存储系统对外协议接口单一问题，而且存储容量易于扩展，满足用户对存储系统协议接口通用化和个性化需求。
固态存储系统缓存单元本实用新型多协议接口存储单元高速接口时钟单元协议接口通用化核心数据处理内部存储单元高速连接器个性化需求参考时钟传输通道存储容量存储系统存储阵列数据处理存储盘外部

[发明专利]一种FPGA内部信号数据获取方法、系统-CN201910690015.8在审
发明人：刘彦静;张代生 -专利权人：杭州迪普科技股份有限公司
申请日： 2019-07-29 - 公布日： 2019-11-05 - 主分类号： G06F11/263 文献下载
摘要：本申请提供一种FPGA内部信号数据获取方法、系统，所述方法包括：调试设备接收用户输入的信号采集指令，以及信号采集触发条件，将所述信号采集指令，以及所述信号采集触发条件发送至待测设备；待测设备中FPGA根据所述信号采集指令，确定FPGA内部目标信号；根据所述信号采集触发条件，对所述目标信号对应的信号数据进行采集；调试设备通过所述通用接口获取所述信号数据。如此避免了使用单一JTAG接口的限制，降低了对FPGA进行实时的分析和调试的难度，且可以实现远程对FPGA进行实时的分析和调试。
信号采集指令触发条件信号采集待测设备调试设备内部信号数据获取信号数据调试接收用户目标信号内部目标通用接口分析采集发送申请

[实用新型]一种芯片和FPGA结合的视频融合处理系统-CN202120063094.2有效
发明人：刘武超;唐建学 -专利权人：西安华兴智晟电子科技有限公司
申请日： 2021-01-11 - 公布日： 2021-07-30 - 主分类号： H04N5/262 文献下载
摘要：本实用新型属于视频信号处理技术领域，具体涉及一种芯片和FPGA结合的视频融合处理系统，包括SDI输入接口、视频处理芯片、可编程FPGA、显示设备、电源模块、存储芯片，所述可编程FPGA与所述视频处理芯片电性连接，所述视频处理芯片还分别与所述SDI输入接口、所述存储芯片、所述显示设备电性连接，所述SDI输入接口包括至少2路SDI输入，所述电源模块与所述视频处理芯片、可编程FPGA电性连接。本实用新型能够解决现有技术中单一使用专有芯片或FPGA的视频融合技术有局限性的问题。
一种芯片 fpga 结合视频融合处理系统

[发明专利]驱控一体控制系统及FPGA电流环配置方法-CN201911368021.8在审
发明人：李运秀 -专利权人：深圳市宝捷信科技有限公司
申请日： 2019-12-26 - 公布日： 2020-06-16 - 主分类号： G05B19/042 文献下载
摘要：本发明提供驱动一体控制系统，其能够通过单一芯片SOC实现。单一芯片SOC具有一个第一处理器、一个第二处理器及一个FPGA单元，第一处理器及第二处理器与FPGA单元通过AXI总线访问。本发明还提供FPGA电流环配置方法。本发明便于实现多轴电流环，具备软件开发的便捷性，保证了FPGA运行的实时高效性、可重构性，容易实现多轴协同性。
一体控制系统 fpga 电流配置方法

[实用新型]一种柔性输电阀控故障录波设备-CN201821388051.6有效
发明人：蒋大海;李璞;李波 -专利权人：西安端怡科技有限公司
申请日： 2018-08-27 - 公布日： 2019-05-10 - 主分类号： G01R31/00 文献下载
摘要：本实用新型属于录波设备技术领域，提出了一种柔性输电阀控故障录波设备，包括相互连接的控制器、FPGA模块，控制器连接有以太网接口模块、调试模块、DDR3存储模块，FPGA模块包括与控制器连接的FPGA芯片，FPGA芯片连接有录波模块、录波数据收发模块、调试接口，录波模块包括均与FPGA芯片连接的IGBT光纤录波模块、开关量录波模块、模拟量录波模块，IGBT光纤录波模块包括相互连接的子模块信息采集模块、高速光纤接口，高速光纤接口与FPGA芯片连接。本实用新型解决了现有技术中故障录波装置录波功能单一的问题。
录波模块故障录波设备本实用新型控制器连接高速光纤柔性输电阀控光纤以太网接口模块故障录波装置子模块信息采集模块存储模块调试接口调试模块功能单一录波设备录波数据收发模块控制器开关量模拟量

[实用新型]一种基于FPGA的图像处理加速系统-CN201520475697.8有效
发明人：尤文杰;辛建平 -专利权人：无锡市同威软件有限公司
申请日： 2015-06-30 - 公布日： 2015-11-11 - 主分类号： H04N5/232 文献下载
摘要：本实用新型涉及图像处理系统，具体是一种基于FPGA的图像处理加速系统；所述加速系统将图像的采集、处理与通信功能集成于单一相机内，包括镜头、图像采集单元、图像处理单元、网络通信单元；其中镜头与图像采集单元相连本系统将图像的采集、处理与通信功能集成于单一相机内。FPGA具有很强的灵活性，芯片在集成度、容量和速度方面都达到了较高水平，能够完成复杂的逻辑运算。应用FPGA的数据和逻辑并行的特点，同时进行多个图像的识别处理，能够达到检测的实时性，能够满足工业领域对图像质量的高需求。
一种基于 fpga 图像处理加速系统

[发明专利]一种基于FPGA的测控装置-CN202210987878.3在审
发明人：龚世敏;蔡亮亮;岳峰;洪莹;唐斌;李帅 -专利权人：南京国电南自电网自动化有限公司
申请日： 2022-08-17 - 公布日： 2022-10-14 - 主分类号： G05B19/042 文献下载
摘要：本发明公开了一种基于FPGA的测控装置，包括CPU模块、FPGA模块和ADC转换回路，FPGA通过扩展网络接口实现过程层SV采样值报文接收及GOOSE报文收发，以及站控层MMS报文收发；FPGA通过第二SPI接口实时采集ADC模拟采样数据；CPU与FPGA之间的第一SPI接口和SDIO接口用于CPU模块读写FPGA模块内部寄存器、IRIG‑B时间信息，将FPGA模块配置管理信息传输给FPGA等；CPU与FPGA之间的高速千兆以太网通信接口用于CPU与FPGA之间过程层SV数字采样值报文及GOOSE报文、站控层MMS报文，以及ADC模拟采样数据的输入输出传递。本发明在FPGA与CPU之间设计多种数据总线链路，支持针对不同性质数据进行分类传输，必要时多总线可互相冗余协作运行，解决了不同性质的数据共用单一总线存在的相互干扰影响问题，提升了装置运行数据交互效率。
一种基于 fpga 测控装置

[发明专利]一种基于异构平台的卷积神经网络运算方法-CN202110717674.3在审
发明人：陈子洋;凌元 -专利权人：中国电子科技集团公司第十四研究所
申请日： 2021-06-28 - 公布日： 2021-10-12 - 主分类号： G06N3/04 文献下载
摘要：本发明公开了一种基于异构平台的卷积神经网络运算方法，采用CPU端和FPGA端组成异构平台，划分卷积神经网络的卷积层和全连接层，FPGA端设计运算阵列计算矩阵相乘，CPU端初始化FPGA端并重排数据，CPU端读取FPGA端的运算结果，将卷积神经网络运算转变为矩阵乘法运算，将规模较大的卷积或者全连接计算转换成多个小矩阵的循环迭代计算，只需根据当前层尺寸参数与矩阵参数设计，直接更改CPU代码，完成不同规模的卷积神经网络运算，相较传统的基于单一CPU或FPGA的开发方式，提升了效率与灵活性。
一种基于平台卷积神经网络运算方法

[发明专利]基于FPGA的一维CNN-LSTM加速平台及实现方法-CN202210804166.3在审
发明人：武斌;陈旭伟;李鹏;张葵;王钊;袁士博 -专利权人：西安电子科技大学
申请日： 2022-07-07 - 公布日： 2022-10-21 - 主分类号： G06N3/063 文献下载
摘要：本发明公开一种基于FPGA的一维CNN‑LSTM加速平台及方法，该平台包括通用CPU和FPGA两部分，通用CPU解析一维CNN‑LSTM神经网络模型并生成指令序列加载到FPGA端的指令存储器，量化模型参数加载到FPGA端的结果存储器，FPGA端的控制器读取指令存储器中的运算指令并控制运算器完成相应的运算，所有运算指令完成后将最终的运算结果写入FPGA端的结果存储器供CPU读取。本发明通过复用同一个乘加阵列完成一维卷积和矩阵乘法两种运算的并行加速，解决了现有技术的单一加速方案中无法支持CNN‑LSTM神经网络模型计算的问题，大大提高了FPGA的计算资源利用率。
基于 fpga cnn lstm 加速平台实现方法

[实用新型]一种基于FPGA的多功能切换装置-CN200820231582.4无效
发明人：周春雷;刘兴华 -专利权人：大连科迪视频技术有限公司
申请日： 2008-12-09 - 公布日： 2009-10-28 - 主分类号： H03K19/00 文献下载
摘要：本实用新型涉及一种基于FPGA的多功能切换装置，由输入均衡电路、FPGA切换电路、分配放大输出电路和控制CPU组成。其中输入均衡电路连接到FPGA切换电路，FPGA切换电路连接到分配放大输出电路，控制CPU与FPGA切换电路连接。本实用新型的有益效果是：解决了数字矩阵只能使用价格昂贵、功能单一的专用切换芯片的弊端；实现了由FPGA芯片完成数字信号切换功能、控制数据读出功能、Monitor监视功能、并、串行控制方式选择功能和多路输出功能
一种基于 fpga 多功能切换装置

[发明专利]一种用于关键电压的交互冗余监控系统及方法-CN202010334729.8有效
发明人：潘雷;倪亚玲;刘辉;丁辉;黄赟;王庆勇;张煜 -专利权人：卡斯柯信号有限公司
申请日： 2020-04-24 - 公布日： 2022-08-02 - 主分类号： G06F11/22 文献下载
摘要：本发明公开了一种用于关键电压的交互冗余监控系统，包括：CPU监控模块与CPU芯片连接；第一采集模块，设置于FPGA芯片上，第一输入端与CPU监控模块的输出端连接，第二输入端与CPU芯片连接；第一控制执行模块，设置于FPGA芯片上，输入端与第一采集模块的输出端连接，输出端与CPU芯片连接；FPGA监控模块与FPGA芯片连接；第二采集模块，设置于CPU芯片上，第一输入端与FPGA监控模块的输出端连接，第二输入端与FPGA芯片连接；第二控制执行模块，设置于CPU芯片上，输入端与第二采集模块的输出端连接，输出端与FPGA芯片连接。此发明解决了传统单一电源监控系统稳定性差的问题，通过监控模块与芯片处理模块组合，CPU和FPGA互相监控，有效提高了芯片架构平台的安全性和稳定性。
一种用于关键电压交互冗余监控系统方法