“动态可重构”专利关键词查询_检索下载_查询列表_检索列表_行业专利分布_钻瓜专利网

钻瓜专利网为您找到相关结果4979902个，建议您升级VIP下载更多相关专利

[发明专利]自适应芯片和配置方法-CN201580077557.8有效
发明人：吴国盛 -专利权人：吴国盛;青岛若贝电子有限公司
申请日： 2015-07-31 - 公布日： 2018-08-21 - 主分类号： G06F15/177 文献下载
摘要：一种自适应芯片(100)和配置方法，包括：多个动态可重构单元(110)，以阵列形式设置，每个动态可重构单元(110)可按需动态重配置为不同的运算功能和/或输入输出功能，其中，每个动态可重构单元(110)与多个相邻的动态可重构单元(110)连接，从所述多个相邻的动态可重构单元(110)中的一个或多个获得数据，将基于所述数据的运算结果输出给至少一个相邻的动态可重构单元(110)。可降低成本。
自适应芯片配置方法

[发明专利]一种可重构系统的动态精度仿真控制器及方法-CN201710854352.7在审
发明人：葛伟;赵利锋;杨锦江;陈圣华;杨军;陆生礼 -专利权人：东南大学;东南大学—无锡集成电路技术研究所
申请日： 2017-09-20 - 公布日： 2018-01-19 - 主分类号： G05B17/02 文献下载
摘要：本发明公开了一种可重构系统的动态精度仿真控制器及方法，包括可重构系统、动态精度控制器、可重构配置接口、配置总线、流水总线、可重构系统输入输出端口；所述可重构系统以模块为单位，其输入端接配置总线，输出端接流水总线；所述可重构配置接口用于实现对可重构系统的配置信息切换与动态精度控制器的使能与配置信息切换；所述动态精度控制器用于实现可重构系统的模块精度可变；所述配置总线和流水总线用于实现可重构系统与外部配置信息的传递；所述可重构输入输出端口用于实现可重构系统的数据输入与可重构运算数据的输出。本发明达到了可重构系统内部动态精度可控的目的，提高了可重系统仿真的灵活性，加快了可重构系统的设计开发与验证流程。
一种可重构系统动态精度仿真控制器方法

[发明专利]面向多个SoC集群架构的软硬件协同的动态重构方法-CN202211595185.6在审
发明人：连成哲;朱师伦;孙建华;吴学铜 -专利权人：华中光电技术研究所（中国船舶集团有限公司第七一七研究所）
申请日： 2022-12-12 - 公布日： 2023-06-23 - 主分类号： G06F15/78 文献下载
摘要：本发明公开了一种面向多个SoC集群架构的软硬件协同的动态重构方法，包括步骤：采用动态重构软件平台和多个可重构SoC节点级联，各节点通过总线建立节点间的消息通信，并通过以太网建立动态重构软件平台和各可重构SoC节点的FTP文件传输；动态重构软件平台执行各可重构SoC节点软硬件版本管理；动态重构软件平台搜集集群SoC节点上报的信息并汇总，同时接收人工指令和重构方案进行解析、管理本地各可重构SoC节点的软硬件固件版本本发明的动态重构方法增强了系统的灵活性和稳定性。
面向 soc 集群架构软硬件协同动态方法

[发明专利]一种动态可重构处理器间一对一数据交互方法及装置-CN201110159481.7有效
发明人：刘雷波;王延升;朱敏;邹于佳;杨军;曹鹏;时龙兴;尹首一;魏少军 -专利权人：清华大学
申请日： 2011-06-14 - 公布日： 2012-01-18 - 主分类号： G06F15/163 文献下载
摘要：本发明提供了一种动态可重构处理器间一对一数据交互方法及装置，涉及嵌入式系统领域。所述的方法包括：1.第一动态可重构处理器的子单元的数据通过第一动态可重构处理器的主交互接口写入第二动态可重构处理器的数据交互存储器；2.第二动态可重构处理器的处理器间数据交互装置读取本处理器内数据交互存储器里存储的数据至第二动态可重构处理器的子单元本发明的结构包括在两个动态可重构处理器里各增加一个主交互接口和数据交互存储器，其中，每个动态可重构处理器的主交互接口连接另外一个动态可重构处理器的数据交互存储器。通过本发明，提高了动态可重构处理器的数据处理速度和数据的并行效率。
一种动态可重构处理器一对一数据交互方法装置

[发明专利]一种实时部分动态可重构系统-CN201110241488.3无效
发明人：来金梅;张芷英;陈利光 -专利权人：复旦大学
申请日： 2011-08-22 - 公布日： 2012-04-11 - 主分类号： H04L12/56 文献下载
摘要：本发明属于可重构电路系统设计技术领域，具体为一种部分动态可重构系统。该系统是基于可配置片上互连网络结构实现的，具体包括细粒度可重构IP、粗粒度可重构IP、可重构专用处理器IP等，各IP之间采用层次化的片上互连网络相连。片上互连网络设置有配置接口，使得任一可重构IP均能通过互连网络进行实时动态重配置。这样，实时动态重配置部分可重构IP，即实现了整体芯片的部分动态可重构。对于快速构建高性能部分动态可重构系统有着重大意义。
一种实时部分动态可重构系统

[发明专利]动态可重构指令计算机处理器及实现方法-CN200710070481.3无效
发明人：顾士平;华晓勤 -专利权人：顾士平
申请日： 2007-08-08 - 公布日： 2009-02-11 - 主分类号： G06F15/78 文献下载
摘要：本发明动态可重构指令计算机处理器及实现方法，涉及一种由动态可重构集成电路组成的动态可重构指令计算机处理器，动态可重构集成电路连接动态可重构集成电路的配置电路、用户数据输入/输出电路、随机存储器、键盘、鼠标、显示器；动态可重构集成电路包括多个可重构单元，每个可重构单元由带配置队列的SRAM可重构电路和配置时钟构成；当对应的配置单元的配置时钟允许时对配置单元进行配置，即更新对应的指令；当配置时钟禁止时，不对配置单元配置数据进行更新，保留原有的配置，即保留原有的可重构指令。
动态可重构指令计算机处理器实现方法

[发明专利]动态可重构高速串行总线与以太网的互操作装置与方法-CN201911081091.5有效
发明人：朱晓燕;张伟功;周继芹 -专利权人：首都师范大学
申请日： 2019-11-07 - 公布日： 2021-08-06 - 主分类号： H04L29/06 文献下载
摘要：一种动态可重构高速串行总线与以太网的互操作装置与方法，其特征在于：所述动态可重构高速串行总线与以太网的互操作装置，包括以太网控制器、接收FIFO、发送FIFO、以太网数据存储器、协议数据缓冲器、协议解释器和总线通信控制器，将以太网控制器作为动态可重构高速串行总线上的一个设备，可以通过动态可重构高速串行总线进行以太网报文收发；同时，通过协议解释器对以太网报文进行监测，以太网上的主机通过专门设置的动态可重构高速串行总线访问报文，可以对动态可重构高速串行总线上的设备进行直接访问，实现以太网与动态可重构高速串行总线互操作访问。
动态可重构高速串行总线以太网操作装置方法

[发明专利]多路高速协议接口动态可重构系统及实现方法-CN202010106764.4在审
发明人：王培培;滕达;张明瑞;牛晓威;王果山 -专利权人：山东超越数控电子股份有限公司
申请日： 2020-02-21 - 公布日： 2020-06-12 - 主分类号： G06F13/40 文献下载
摘要：针对当前通信系统、雷达系统、通用计算机系统、存储系统等领域中常用的高速协议接口不够统一的情形，本发明提供了一种多路高速协议接口动态可重构系统及实现方法，主要解决同一接口可被配置成多种高速协议接口的问题。其包括重构控制模块、高速协议接口动态可重构模块、非易失存储器和系统主机，其中：重构控制模块，接收远程或本地的重构命令，读取与重构命令对应的配置文件，再传输给高速协议接口动态可重构模块；高速协议接口动态可重构模块，收到重构控制模块发送的配置文件，完成自身的重构工作，重新配置高速接口的协议类型；非易失存储器，用于缓存重构之前的中间状态的重要数据；系统主机，通过高速接口与高速协议接口动态可重构模块连接。
高速协议接口动态可重构系统实现方法

[发明专利]一种由软件方式生成动态可重构处理器配置信息的系统-CN201110201224.5有效
发明人：刘雷波;王延升;朱敏;邹于佳;杨军;曹鹏;时龙兴;尹首一;魏少军 -专利权人：清华大学
申请日： 2011-07-18 - 公布日： 2012-03-28 - 主分类号： G06F9/34 文献下载
摘要：本发明提供一种由软件方式生成动态可重构处理器配置信息的系统，包括主处理器、配置信息生成处理器、动态可重构处理器和系统总线，各部分协调工作从而实现生成动态可重构处理器的配置信息，实现了在动态可重构处理器进行应用处理的功能
一种软件方式生成动态可重构处理器配置信息系统

[发明专利]一种可重构系统的动态局部重构控制器及其控制方法-CN201510890096.8有效
发明人：曹鹏;赵利锋;申艾麟;杨锦江;刘波 -专利权人：东南大学
申请日： 2015-12-07 - 公布日： 2018-07-20 - 主分类号： G06F9/445 文献下载
摘要：本发明公开了一种可重构系统的动态局部重构控制器，包括可重构计算阵列行、可重构计算阵列行控制器、可重构计算阵列配置接口、流水线寄存器和流水线控制器。本发明还公开了一种可重构系统的动态局部重构控制器的控制方法。本发明能够减少可重构系统总的配置时间，提高可重构系统的计算性能。
一种可重构系统动态局部控制器及其控制方法

[发明专利]一种运行时动态请求可重构核的优化方法-CN201710827202.7有效
发明人：胡威;沈欢;吕向宇;郭宏;蒋旻;张凯;刘小明;刘俊;王磊;贺娟娟 -专利权人：武汉科技大学
申请日： 2017-09-14 - 公布日： 2021-07-23 - 主分类号： G06F15/78 文献下载
摘要：本发明公开了一种运行时动态请求可重构核的优化方法，包括步骤：S1、配置通用可重构核：将通用可重构核配置到FPGA上；S2、切分可重构任务：将可重构任务切分为可重构子系统和软件子系统两部分：可重构子系统为可构建为可重构核、由硬件执行的部分，记为R，设可重构子系统R由m个硬件模块构成，m≥1；软件子系统为必须由软件执行的部分，记为S，设软件子系统S由n个软件模块构成，n≥2；S3、在通用处理器上执行可重构任务：将可重构任务调度到通用处理器上执行，执行可重构任务的第一个软件模块；S4、运行时动态请求可重构核：可重构任务的软件模块执行时，动态请求可重构核。本发明能实现可重构核的优化使用，提高可重构任务执行的效率。
一种运行动态请求可重构核优化方法

[发明专利]一种动态可重构阵列时序控制的方法-CN201110152237.8无效
发明人：王延升;刘雷波;朱敏;戚斌;杨军;曹鹏;时龙兴;尹首一;魏少军 -专利权人：清华大学
申请日： 2011-06-08 - 公布日： 2011-10-12 - 主分类号： G06F15/78 文献下载
摘要：本发明提供了一种动态可重构阵列时序控制的方法，其中的动态可重构阵列时序控制的方法具体包括：设置对动态可重构阵列进行时序控制的参数及控制器对动态可重构阵列进行时序控制。
一种动态可重构阵列时序控制方法

[发明专利]一种动态可重构的装箱方法及可重构模块、FPGA芯片-CN202211693930.0在审
发明人：吴明杰;李玉洁;刘洋 -专利权人：中科亿海微电子科技（苏州）有限公司
申请日： 2022-12-28 - 公布日： 2023-05-12 - 主分类号： G06F15/78 文献下载
摘要：本发明提供一种动态可重构的装箱方法，包括：分别获取可重构区和静态区的逻辑单元；检测所述静态区和所述可重构区连接的交互信号；基于所述交互信号创建所述静态区和所述可重构区的接口连接的输入逻辑单元和输出逻辑单元通过解析可重构区模块的输入输出端口，生成数据交互接口，实现静态区和可重构区交互，可以将单独的打包后的可重构逻辑单元块进行合理布局布线以及生成动态可重构码流，克服了实现动态局部可重构的难点，有利于提高系统的灵活性以及编译效率本发明提供的可重构模块、FPGA芯片具有相应优势。
一种动态可重构装箱方法模块 fpga 芯片

[发明专利]一种应用于可重构计算架构的重构信息发送引擎-CN200910054290.7无效
发明人：周晓方;陆雯青;陈芳露;赵爽;任俊彦 -专利权人：复旦大学
申请日： 2009-07-02 - 公布日： 2009-11-25 - 主分类号： G06F15/76 文献下载
摘要：本发明属于集成电路设计技术领域，具体为一种应用于可重构计算架构的重构信息发送引擎。该发送引擎由主控部分、静态重构信息解析发送单元、静态信息存储单元、动态重构信息解析发送单元、动态信息存储单元以及定制重构信息硬件发送器构成。它抽象不同功能的可重构运算单元，使用同样的结构对不同的可重构运算单元提供重构信息，并通过简单的配置适合不同规模的可重构运算单元，其rtl代码采用软件参数配置的方式自动生成，本发明为可重构计算架构中的各种运算单元提供静态、动态和专用的重构信息，并在不同规模的可重构系统中有良好的适应性及灵活性。
一种应用于可重构计算架构信息发送引擎

[发明专利]一种动态可重构高速串行总线的DMA传输装置与方法-CN201911081108.7在审
发明人：张伟功;周继芹;刘屹霄;王晶;高岚;朱晓燕 -专利权人：首都师范大学
申请日： 2019-11-07 - 公布日： 2020-02-07 - 主分类号： G06F13/28 文献下载
摘要：一种动态可重构高速串行总线的DMA传输装置与方法，其特征在于：所述动态可重构高速串行总线的DMA传输装置，包括PCIe总线控制器、DMA寄存器、总线操作控制器、主机读写控制器、总线访问控制器和总线通信控制器，通过对动态可重构高速串行总线数据访问与主机存储访问的并行执行，可以提高动态可重构高速串行总线与主机之间的数据传输效率。
高速串行总线动态可重构控制器主机总线通信控制器数据传输效率读写控制器并行执行存储访问数据访问总线操作总线访问

1
2
3
4
5
6
7
8
9
10
11
12
13
14
15
16
17
18
19
20
下一页»
尾页
共 100000 条