专利名称
主分类
A 农业
B 作业;运输
C 化学;冶金
D 纺织;造纸
E 固定建筑物
F 机械工程、照明、加热
G 物理
H 电学
专利下载VIP
公布日期
2023-10-24 公布专利
2023-10-20 公布专利
2023-10-17 公布专利
2023-10-13 公布专利
2023-10-10 公布专利
2023-10-03 公布专利
2023-09-29 公布专利
2023-09-26 公布专利
2023-09-22 公布专利
2023-09-19 公布专利
更多 »
专利权人
国家电网公司
华为技术有限公司
浙江大学
中兴通讯股份有限公司
三星电子株式会社
中国石油化工股份有限公司
清华大学
鸿海精密工业股份有限公司
松下电器产业株式会社
上海交通大学
更多 »
钻瓜专利网为您找到相关结果581227个,建议您升级VIP下载更多相关专利
  • [发明专利]目标设备的控制方法、装置、系统及电子设备-CN202210320707.5在审
  • 廖子铭 - 深圳绿米联创科技有限公司
  • 2022-03-29 - 2022-07-29 - H04W52/02
  • 本说明书提供了一种目标设备的控制方法、装置、系统及电子设备,其中,通过该目标设备的控制方法,可通过电源消耗界面直观地将电源消耗信息展示给用户,通过响应于针对所述电源消耗界面中电源消耗优化指令的触发操作,将电源消耗优化项展示给用户,并且通过针对各所述电源消耗优化项的触发操作,即可实现对目标设备的电源消耗调整处理,整个过程无需用户通过目标设备的各项设置界面自行寻找各电源消耗优化项,简化了目标设备的功耗优化方法,提高了用户通过该目标设备的控制方法对目标设备的功耗进行优化的可能,有利于降低目标设备的自身功耗
  • 目标设备控制方法装置系统电子设备
  • [实用新型]一种带互锁功能的自适应功耗优化电路-CN202120415099.7有效
  • 黄烨琳;肖培磊;马文超 - 中国电子科技集团公司第五十八研究所
  • 2021-02-25 - 2021-10-08 - H02M3/156
  • 本实用新型公开一种带互锁功能的自适应功耗优化电路,属于同步整流技术控制电路领域。所述带互锁功能的自适应功耗优化电路包括自适应功耗优化电路和互锁电路。所述自适应功耗优化电路针对同步整流拓扑结构,优化其在负载电流较小或同步整流开关管驱动信号占空比较大时的功率耗散;所述互锁电路用于避免高侧开关管与同步整流开关管同时开启所造成电源系统短路致使系统失效。本实用新型能够根据续流电流大小及续流时长进一步优化系统效率,特别适用于续流电流小及同步整流开关管驱动信号占空比较大时的应用场景;加入了互锁电路对高侧开关管驱动信号与同步整流开关管驱动信号进行互锁,确保高侧开关管与同步整流开关管不会同时导通
  • 一种互锁功能自适应功耗优化电路
  • [发明专利]一种降低可重构算子阵列结构功耗的方法-CN201110053883.9有效
  • 王新安;安辉耀;雍珊珊;蓝晶;吴承昊;龙晓波 - 北京大学深圳研究生院
  • 2011-03-07 - 2011-07-20 - G06F17/50
  • 本发明公开了一种降低可重构算子阵列结构功耗的方法。其中,该可重构算子阵列结构包括至少一个可重构算子,所述可重构算子按列分布式排列,则本发明的方法包括:生成可重构算子阵列结构的可执行文件;根据配置信息对可重构算子阵列结构进行低功耗配置;对进行低功耗配置后的阵列结构进行功耗分析,如果所述阵列结构的功耗满足设计要求,则将所述可执行文件加载至所述阵列结构并进行调试,如果功耗不满足设计需求,则对所述阵列结构进行功耗优化处理。本发明的方法通过对阵列结构进行低功耗配置,从而降低该阵列结构的功耗,如果该阵列结构仍不满足设计要求,则再通过对该阵列结构进行功耗优化,来降低该阵列的系统级功耗
  • 一种降低可重构算子阵列结构功耗方法
  • [发明专利]一种采用延时优化策略的环境嵌入式系统-CN201611082312.7在审
  • 李鑫;刘强 - 天津大学
  • 2016-11-30 - 2017-05-31 - G05B13/04
  • 本发明公开了一种采用延时优化策略的环境嵌入式系统,由能量采集模块、能量存储模块、动态功耗管理模块和应用处理模块组成,所述动态功耗管理模块由计数单元和控制单元构成,所述计数单元用于统计所述能量采集模块每个工作周期采集的能量;所述控制单元用于求解多时段功耗优化问题。由于计数单元无需加载复杂的能量预测算法,因此系统解决优化问题的耗时大大降低,同时系统静态功耗也相应降低。由于控制单元使用真实的采集能量数值进行优化,系统的稳定性得到了提升,能量预测带来的影响也被彻底消除。
  • 一种采用延时优化策略环境嵌入式系统
  • [发明专利]多输出Reed-Muller逻辑电路功耗优化方法-CN202310442423.8在审
  • 何振学;何俊才;周宇豪;赵晓君;曹新龙;潘家义;张梦雨 - 河北农业大学
  • 2023-04-23 - 2023-08-15 - G06F30/337
  • 本发明提供的一种多输出Reed‑Muller逻辑电路功耗优化方法,属于MPRM逻辑电路面积优化领域。包括以下步骤:读取Boolean逻辑电路,将读取的数据存放在两棵二叉树中;对相关参数进行初始化;通过随机函数初始化种群,多输出MPRM逻辑电路的极性的三进制形式被编码成三进制鲸鱼个体的位置;基于功耗模型计算种群中的每个个体的适应度值,并确定最小的功耗;执行双种群策略;执行变异策略;得到种群中的每个个体的多输出MPRM逻辑表达式,并通过功耗模型计算每个个体的功耗,并更新最小功耗;满足算法的终止条件时输出最小功耗,否则按顺序依次执行后四个步骤直至满足终止条件本发明的技术方案具有较快的收敛速度、较强的跳出局部最优解的能力、提升了算法的优化效率。
  • 输出reedmuller逻辑电路功耗优化方法

关于我们 寻求报道 投稿须知 广告合作 版权声明 网站地图 友情链接 企业标识 联系我们

钻瓜专利网在线咨询

400-8765-105周一至周五 9:00-18:00

咨询在线客服咨询在线客服
tel code back_top