“分频”专利关键词查询_检索下载_查询列表_检索列表_行业专利分布_钻瓜专利网

钻瓜专利网为您找到相关结果11137个，建议您升级VIP下载更多相关专利

[发明专利]一种本振时钟频率平移电路-CN201210433711.9有效
发明人：李俊丰 -专利权人：长沙景嘉微电子股份有限公司
申请日： 2012-11-02 - 公布日： 2013-02-06 - 主分类号： H03K23/40 文献下载
摘要：一种本振时钟频率平移电路包括：运算电路，根据本振时钟频率f_LO、本振倍频时钟的倍频比K以及本振时钟频率平移量Δf计算出两组N位基本分频比控制码A0、A1和两组M位基本分频比比例关系控制码B0、B1；该电路包括N位二选一多路选择器，选择所述的两组N位基本分频比控制码中的一组作为基本可编程分频器的分频比控制码；该电路包括M位二选一多路选择器，选择所述的两组M位基本分频比例关系控制码中的一组作为比例控制可编程分频器的分频比控制码；该电路包括基本可编程分频器对输入时钟CLK_IN进行分频，得到频率平移后的时钟CLK_OUT；该电路还包括比例控制可编程分频器对基本可编程分频器的输出时钟进行分频；以及D触发器，该D触发器的反向输出端连接到D输入端形成二分频电路，对比例控制可编程分频器的输出时钟进行二分频，得到N位二选一多路选择器和M位二选一多路选择器的选择控制信号。
一种时钟频率平移电路

[发明专利]关于可变分频比的分频器-CN201710071271.X有效
发明人：郑仁和 -专利权人：爱思开海力士有限公司
申请日： 2017-02-09 - 公布日： 2020-12-01 - 主分类号： H03K5/156 文献下载
摘要：可以提供一种分频器。分频器可以被配置为根据转变时序信息和分频比信号来产生具有可变周期的分频信号。
关于可变分频分频器

[发明专利]一种任意整数分频器-CN201710548614.7在审
发明人：于绍友 -专利权人：安徽爱科森齐微电子科技有限公司
申请日： 2017-07-07 - 公布日： 2019-01-15 - 主分类号： H03K23/66 文献下载
摘要：本发明是一种任意整数分频器，包括多个分频器模块，所述多个分频器模块结构相同，前一个分频器模块的端口C1连接后一个分频器模块的端口Q_c2，前一个分频器模块的端口Q₁连接后一个分频器模块的端口CLK2，前一个分频器模块1的端口连接后一个分频器模块2的端口
分频器模块整数分频器电路实现端口连接规律性

[发明专利]一种超高速数字可配置分频器-CN201210268824.8有效
发明人：不公告发明人 -专利权人：成都锐成芯微科技有限责任公司
申请日： 2012-07-31 - 公布日： 2014-02-12 - 主分类号： H03L7/18 文献下载
摘要：一种超高速数字可配置分频器，所述数字可配置分频器包括N个级联的可配置分频器基本单元、一与所述第N个可配置分频器基本单元相连的或门OR1及一与所述或门OR1相连的触发器DFF0，所述超高速数字可配置分频器为N比特可配置分频器，其分频数在2N~2N范围内可配置，其中，N大于1且为整数。本发明数字可配置分频器的分频比在2N~2N范围内可配置，其速度几乎不随N的增加而增加。
一种超高速数字配置分频器

[发明专利]频率合成器-CN95104195.9无效
发明人：竹内勇雄 -专利权人：索尼公司
申请日： 1995-04-28 - 公布日： 2003-01-22 - 主分类号： H03L7/18 文献下载
摘要：一种包括压控振荡器、分频电路、信号源、相位比较电路、加法电路、转换电路和控制电路的频率合成器。该分频电路以1/N和1/(N+1)的分频比对其上所加的压控振荡器的输出分频，其中N为整数。信号源输出基频信号，相位比较电路将N分频信号和(N+1)分频信号与基频信号进行相位比较，加法电路将基频信号与N分频信号相位相比产生的信号与将基频信号与(N+1)分频信号相位相位产生的信号相加。控制电路控制电路的分频比。
频率合成器

[实用新型]一种超高速数字可配置分频器-CN201220378262.8有效
发明人：不公告发明人 -专利权人：成都锐成芯微科技有限责任公司
申请日： 2012-07-31 - 公布日： 2013-03-06 - 主分类号： H03L7/18 文献下载
摘要：一种超高频数字可配置分频器，所述数字可配置分频器包括N个级联的可配置分频器基本单元、一与所述第N个可配置分频器基本单元相连的或门OR1及一与所述或门OR1相连的触发器DFF0，所述超高速数字可配置分频器为N比特可配置分频器，其分频数在2N~2N范围内可配置，其中，N大于1且为整数。本实用新型数字可配置分频器的分频比在2N~2N范围内可配置，其速度几乎不随N的增加而增加。
一种超高速数字配置分频器

[发明专利]高速差分分频器-CN202010729573.3在审
发明人：金银姬 -专利权人：北京兆芯电子科技有限公司
申请日： 2020-07-27 - 公布日： 2020-10-30 - 主分类号： H03K23/52 文献下载
摘要：本发明公开一种高速差分分频器，用以将一对差分信号分频，包括分频电路以及驱动电路。分频电路包括第一分频子电路及第二分频子电路。该第一分频子电路将该对差分信号的一个进行分频，并且产生频率为该对差分信号的一半的第一对输出差分信号。该第二分频子电路将该对差分信号的另一个进行分频，并且产生频率为该对差分信号的一半的第二对输出差分信号；其中，该第一对输出差分信号与该第二对输出差分信号中信号的相位组成相位差为90°的等差序列。该驱动电路耦接该第一分频子电路以及该第二分频子电路，用以缩短该第一对输出差分信号以及该第二对输出差分信号的电平翻转时间。
高速分频器

[发明专利]用于含多相振荡器的锁相环的小数预分频器-CN202111090234.6在审
发明人：李健平;万海军;张跃玲;常华东 -专利权人：苏州聚元微电子股份有限公司
申请日： 2021-09-17 - 公布日： 2021-12-31 - 主分类号： H03L7/18 文献下载
摘要：本发明公开了用于含多相振荡器的锁相环的小数预分频器，属于高速模拟和射频芯片的设计技术领域，该四模小数预分频器(quad‑modulus fractional prescaler)与锁相环内的多相振荡器配合使用时，通过相位切换来实现小数分频，用以减少锁相环输出时钟由和差调制器(SDM:∑Δmodulator)产生的相位噪声，并且其与可编程分频器组合成环路反馈分频器，用以降低整体环路反馈分频器的连续分频比下限；本发明，通过将小数预分频器配置在锁相环内后，可以显著减少锁相环输出时钟由SDM产生的相位噪声，而且它与可编程分频器组合成环路反馈分频器，可以降低整体环路反馈分频器的连续分频比下限，因而，采用本发明的锁相环芯片不需要额外增加多相的输出除法器
用于多相振荡器锁相环小数分频器

[发明专利]一种旋转式三倍频电能变换装置及其工作方法-CN202210299810.6在审
发明人：贾少锋;刘禹良;梁得亮 -专利权人：西安交通大学
申请日： 2022-03-24 - 公布日： 2022-06-10 - 主分类号： H02K16/00 文献下载
摘要：本发明属于变频变压器技术领域，涉及一种旋转式三倍频电能变换装置，包括工频定子、转子和三分频定子；转子包括工频转子环、三分频转子环和转子离合装置，工频转子环和三分频转子环的连接结构分为径向内外连接和轴向平行串联；工频转子环和三分频转子环通过转子离合装置相连；工频转子环上设有工频转子磁钢，三分频转子环上设有三分频转子磁钢；工频转子磁钢极对数与工频定子绕组极对数相等，三分频转子磁钢极对数与三分频定子绕组极对数相等；工频定子绕组和三分频定子绕组的极对数之比为3；工频转子磁钢和三分频转子磁钢采用径向充磁结构或者切向充磁结构。提高海上分频输电变频换流的效率及稳定性，提升海上分频输电系统可行性。
一种旋转倍频电能变换装置及其工作方法

[发明专利]时钟分频电路-CN202310720224.9在审
发明人：房铭;王梦梦;冯立伟;韦金城 -专利权人：河南矽思微电子有限公司
申请日： 2023-06-19 - 公布日： 2023-09-05 - 主分类号： H03K23/66 文献下载
摘要：本发明公开一种时钟分频电路，属于时钟分频技术，包括使能模块，基于第一输入时钟信号和第五信号得到开关信号；分频比配置字调节模块，用第二时钟信号采样输入分频比配置字得到第一分频比配置字，用第二时钟信号采样第一分频比配置字得到第二分频比配置字；动态分频器模块，在输出信号分频比配置字控制下对第二输入时钟信号进行分频或不分频，输出第一输出时钟信号；第一输出时钟信号经反相得到第二输出时钟信号，第二输出时钟信号经反相得到第三时钟信号，第三时钟信号经反相得到第二时钟信号本发明能够实现输出时钟信号动态分频，输出时钟信号不会产生毛刺。
时钟分频电路

[发明专利]一种用于杂散抑制的小数分频电路-CN201510394907.5有效
发明人：周帅;樊晓腾;刘亮;何攀峰;范吉伟 -专利权人：中国电子科技集团公司第四十一研究所
申请日： 2015-07-08 - 公布日： 2017-12-01 - 主分类号： H03L7/18 文献下载
摘要：本发明属于信号源领域，具体公开了一种用于杂散抑制的小数分频电路。所述小数分频电路包括依次连接的鉴相器、环路滤波器和压控振荡器；此外，小数分频电路还包括分频器、同步模块和∑‑Δ调制器；其中，压控振荡器的输出信号，一路直接输出，另一路反馈至分频器；参考时钟信号分为两路，一路进行二分频后进入鉴相器作为鉴相参考时钟信号，另一路作为同步模块的时钟信号，用于将∑‑Δ调制器产生的分频比拍打入分频器；分频器产生的分频时钟信号一路进入鉴相器，另一路进入∑‑Δ调制器并作为∑‑Δ调制器的时钟信号相对于现有技术中的小数分频电路，本发明增加了分频器和同步模块，同时在FPGA内部添加随机抖动模块抑制极限环现象，进一步减小了杂散。
一种用于抑制小数分频电路

[发明专利]一种锁相环电路-CN201110143471.4有效
发明人：张占锋;刘辉;傅璟军;胡文阁 -专利权人：比亚迪股份有限公司
申请日： 2011-05-31 - 公布日： 2012-12-05 - 主分类号： H03L7/08 文献下载
摘要：一种锁相环电路，包括：鉴频鉴相器；电荷泵；低通滤波器，连接所述电荷泵，将电荷泵输出的电流脉冲转化为电压信号，并滤除高频信号；压控振荡器，连接所述低通滤波器，根据低通滤波器输出的电压信号产生不同的频率信号；第一二分频器，连接所述压控振荡器，并对压控振荡器输出的频率信号进行二分频；N分频器，连接所述第一二分频器，并对第一二分频器输出的二分频信号进行N分频，N分频后的频率信号作为内部反馈频率信号输出至鉴频鉴相器，其中N≥1；第二二分频器，连接所述压控振荡器，对压控振荡器输出的稳定环路频率进行二分频。通过第二二分频器对压控振荡器输出的稳定环路频率进行二分频，从而得到既是高频又是占空比50%频率。
一种锁相环电路

[发明专利]一种多倍频扫频方法-CN202211007299.4有效
发明人：谢丹 -专利权人：成都仕芯半导体有限公司
申请日： 2022-08-22 - 公布日： 2023-08-22 - 主分类号： H03C3/09 文献下载
摘要：本发明公开了一种多倍频扫频方法，涉及频率调制领域，应用于扫频装置中，扫频装置包括：扫频模块、小数调制器模块、分频器和锁相环；扫频模块和小数调制器模块的时钟分别受控于锁相环的鉴相时钟和分频时钟，锁相环输出锁定指示信号至扫频模块，扫频模块输出的整数分频比和小数分频比作为小数调制器模块输入，小数调制器模块输出分频比至锁相环；所述方法包括以下步骤：基于控制信号获得起始分频比和终止分频比并输入扫频模块，扫频模块将分频比输出至分频器控制分频器的分频比切换信号；设定扫频装置的若干个工作状态；控制扫频装置在若干个工作状态中进行切换使分频器输出多倍频程的扫频信号,本方法能够提供多倍频程的扫频输出。
一种倍频方法

[发明专利]一种基于等效鉴相频率的锁相环-CN200910021854.7无效
发明人：周渭;王海;高建宁;陈发喜;孙江涛;于光运 -专利权人：西安电子科技大学
申请日： 2009-04-03 - 公布日： 2009-10-28 - 主分类号： H03L7/085 文献下载
摘要：本发明涉及一种锁相环，特别是一种基于等效鉴相频率的锁相环，其特征是，它至少包括：被测信号分频器和参考信号分频器：用于分别对被测信号和参考信号分频，使分频得到的被测信号和参考信号的等效鉴相频率为5MHz；鉴相处理模块，完成被测信号经分频器后的信号和参考信号经分频器后的信号的鉴相，输出产生控制压控振荡器的控制电压；压控振荡器，用于所述控制电压输的振荡信号。所述的被测信号分频器和参考信号分频器分频值是由外部的单片机控制的，单片机将需要的分频值以8位数据的形式输入到分频器内。所述的压控振荡器为5MHz的压控晶体振荡器，输入端与放大整形模块输出端电连接，输出端与被测信号分频器输入端电连接。
一种基于等效频率锁相环

[发明专利]应用于跳频系统的频率合成器-CN200710106384.5无效
发明人：张琦栋;赖志豪;黄杰超 -专利权人：安国国际科技股份有限公司
申请日： 2007-05-28 - 公布日： 2008-12-03 - 主分类号： H04B1/40 文献下载
摘要：一频率合成器包含有一压控振荡器、一锁相回路系统、一第二分频器、一第一单边带混频器、一第二单边带混频器及一复用器。该压控振荡器产生一振荡频率。该锁相回路系统包含一第一分频器，用以10倍分频于该振荡频率产生一第一分频信号。该第二分频器以2倍分频该振荡频率，产生一第二分频信号，再以2倍分频得到一第三分频信号。该第一单边带混频器混频该第二分频信号与该第三分频信号，以产生一第一混频信号。该第二单边带混频器混频该第一混频信号及该第一分频信号，产生一第二混频信号。该复用器选择输出该第一混频信号或该第二混频信号。
应用于系统频率合成器