[发明专利]一种本振时钟频率平移电路有效
| 申请号： | 201210433711.9 | 申请日： | 2012-11-02 |
| 公开（公告）号： | CN102916690B | 公开（公告）日： | 2013-02-06 |
| 发明（设计）人： | 李俊丰 | 申请（专利权）人： | 长沙景嘉微电子股份有限公司 |
| 主分类号： | H03K23/40 | 分类号： | H03K23/40 |
| 代理公司： | 暂无信息 | 代理人： | 暂无信息 |
| 地址： | 410205 湖南省长沙*** | 国省代码： | 湖南;43 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 一种本振时钟频率平移电路包括：运算电路，根据本振时钟频率fLO、本振倍频时钟的倍频比K以及本振时钟频率平移量Δf计算出两组N位基本分频比控制码A0、A1和两组M位基本分频比比例关系控制码B0、B1；该电路包括N位二选一多路选择器，选择所述的两组N位基本分频比控制码中的一组作为基本可编程分频器的分频比控制码；该电路包括M位二选一多路选择器，选择所述的两组M位基本分频比例关系控制码中的一组作为比例控制可编程分频器的分频比控制码；该电路包括基本可编程分频器对输入时钟CLK_IN进行分频，得到频率平移后的时钟CLK_OUT；该电路还包括比例控制可编程分频器对基本可编程分频器的输出时钟进行分频；以及D触发器，该D触发器的反向输出端连接到D输入端形成二分频电路，对比例控制可编程分频器的输出时钟进行二分频，得到N位二选一多路选择器和M位二选一多路选择器的选择控制信号。 | ||
| 搜索关键词： | 一种 时钟 频率 平移 电路 | ||
【主权项】：
一种本振时钟频率平移电路，包括：运算电路，根据本振时钟频率fLO、本振倍频时钟的倍频比K以及本振时钟频率平移量Δf，按照公式![]()
计算出两组N位基本分频比控制码A0和A1，以及两组M位基本分频比比例关系控制码B0和B1；N位二选一多路选择器，选择所述的两组N位基本分频比控制码中的一组作为基本可编程分频器的分频比控制码；M位二选一多路选择器，选择所述的两组M位基本分频比比例关系控制码中的一组作为比例控制可编程分频器的分频比控制码；基本可编程分频器，其分频器控制码的宽度为N位，并根据所述的N位二选一多路选择器选择的分频比控制码对输入时钟（CLK_IN）进行分频，得到频率平移后的时钟（CLK_OUT）；比例控制可编程分频器，其分频比控制码的宽度为M位，并根据所述的M位二选一多路选择器选择的分频比控制码对基本可编程分频器的输出时钟进行分频；D触发器，该D触发器的反向输出端连接到D输入端形成二分频电路，对比例控制可编程分频器的输出时钟进行二分频，将二分频后的输出信号作为N位二选一多路选择器和M位二选一多路选择器的选择控制信号。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于长沙景嘉微电子股份有限公司，未经长沙景嘉微电子股份有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201210433711.9/，转载请声明来源钻瓜专利网。
- 上一篇：风机过滤器单元的密封装置
- 下一篇：轴流泵传动机构
- 同类专利
- 一种同步计数器-201810115800.6
- 李志刚 - 长沙泰科阳微电子有限公司
- 2018-02-06 - 2019-08-13 - H03K23/40
- 本发明公开了一种同步计数器，包括输入端COUNTER ENABLE、输入端CLOCK、输出端CARRY、输出端CARRY_B、状态输出端Q0、状态输出端Q1、状态输出端Q2和状态输出端Q3、触发器DFF1、触发器DFF2、触发器DFF3、触发器DFF4、触发器DFF5、二输入与非门ND1、二输入或非门NR1、二输入与非门ND2、二输入或非门NR2、二输入与非门ND3、二输入或非门NR3和非门INV1，其中，触发器DFF1、触发器DFF2、触发器DFF4的输入端和输出端分别包括输入端EN1和输入端T1以及输出端Q1和输出端QN1，触发器DFF3和触发器DFF5的输入端和输出端分别包括输入端ENB和输入端T2以及输出端Q2和输出端QN2，输入端COUNTER ENABLE分别与触发器DFF1的输入端EN1、二输入与非门ND1的输入端以及触发器DFF2的输入端EN1连接。
- 一种同步计数器-201820203813.4
- 李志刚 - 长沙泰科阳微电子有限公司
- 2018-02-06 - 2018-08-24 - H03K23/40
- 本实用新型公开了一种同步计数器，包括输入端COUNTER ENABLE、输入端CLOCK、输出端CARRY、输出端CARRY_B、状态输出端Q0、状态输出端Q1、状态输出端Q2和状态输出端Q3、第一触发器DFF1、第二触发器DFF2、第三触发器DFF3、第四触发器DFF4、第五触发器DFF5、第一二输入与非门ND1、第一二输入或非门NR1、第二二输入与非门ND2、第二二输入或非门NR2、第三二输入与非门ND3、第三二输入或非门NR3和第一非门INV1。
- 编码器分频电路-201810019348.3
- 邓智慧 - 深圳市四方电气技术有限公司
- 2018-01-09 - 2018-07-27 - H03K23/40
- 本发明提供了一种编码器分频电路，用于将编码器的A相脉冲、B相脉冲和Z相脉冲分频输出，所述分频电路包括脉冲方向测定单元、A相脉冲分频单元、B相分频脉冲合成单元；其中，所述脉冲方向测定单元用于根据A相脉冲和B相脉冲获得电机旋转方向；所述A相脉冲分频单元用于根据电机旋转方向对A相脉冲和B相脉冲进行分频计数，以获得A相分频脉冲；所述B相分频脉冲合成单元用于合成与A相分频脉冲正交且脉宽一致的B相分频脉冲。本发明提供的编码器分频电路具有制造成本低、抗干扰能力强、准确性高的特点，有利于在中低端产品中应用和推广。
- 一种连续时差测量的方法及装置-201410136100.7
- 刘伯安 - 刘伯安
- 2014-04-08 - 2018-07-17 - H03K23/40
- 本发明提供了一种等延时信号转换方法及装置，可以实现电子信号的高电平或低电平的持续时间、上升沿至上升沿或下降沿至下降沿的时间间隔的连续测量，不仅给出了将其应用于飞行时间测量、激光测距等的方法及装置，还提供了几种将该方法应用于串行数据接收的方法及装置，降低了对时钟频率(Frequency)、畸变(Distortion)、晃动(Jitter)等的敏感度，使串行数据接收装置更加可靠和易于实现。
- 一种多路不相干脉冲合并计数系统及方法-201610556562.3
- 王永才;李志军 - 湘潭大学
- 2016-07-15 - 2018-07-17 - H03K23/40
- 本发明公开了一种多路不相干脉冲合并计数系统及方法，包括n个级联的两路不相干脉冲合并电路和一个计数器；n为整数，且n≥2；每一个两路不相干脉冲合并电路用于实现输入的两路不相干脉冲分时合并；级联方式为：第1路脉冲和第2路脉冲输入第1个两路不相干脉冲合并电路，输出分时合并脉冲Uo1；第i‑1个两路不相干脉冲合并电路输出的分时合并脉冲Uo(i‑1)和第i+1路脉冲输入第i个两路不相干脉冲合并电路，输出分时合并脉冲Uoi；i＝2，3，…，n；第n个两路不相干脉冲合并电路输出的分时合并脉冲Uon输入计数器时钟端。本发明电路简单，成本低廉，可靠性高，很好地解决了多路不相干脉冲的合并计数问题。
- 一种用于汞离子微波频标的高速脉冲信号计数装置-201720259852.1
- 陈义和;汪漫;佘磊;柳浩;李交美 - 中国科学院武汉物理与数学研究所
- 2017-03-16 - 2017-11-10 - H03K23/40
- 本实用新型公开了一种用于汞离子微波频标的高速脉冲信号计数装置，涉及汞离子微波频标信号检测领域。本计数装置是LVDS接收电路（10）、上升沿检测电路（20）、计数电路（30）和控制电路（40）依次连接；LVDS接收电路10）分别与上升沿检测电路（20）、计数电路（30）和控制电路（40）连接。本实用新型主要电路在FPGA中实现，功能实现方式灵活；采用了LVDS接收电路，可以降低装置的工作时钟，减小FPGA时序设计的要求，降低设计难度，能够提高脉冲分辨率；具有集成度高和体积小的优点；用于汞离子微波频标信号检测领域，很容易推广到基于单光子计数的微弱信号检测领域。
- 计频电路及其方法-201410188564.2
- 叶嘉瑞;王政伟;郜一匡 - 翰硕电子股份有限公司
- 2014-05-06 - 2017-10-27 - H03K23/40
- 本公开提供了一种计频电路，适用于一电磁板与一电磁笔。该计频电路包括一来源端计数模块、一移动端计数模块、一逻辑判断模块、一切换开关模块、一撷取信号模块、一计频模块及一控制模块。其中来源端计数模块计算第一时脉信号的时脉脉冲的累计次数达到第一预设值时，切换开关模块将切换为一接收模式；移动端计数模块计算第二时脉信号的时脉脉冲的累计次数达到第二预设值时，切换开关模块将切换为一发送模式。当计频模块计算循环次数值的累计次数达到第三预设值时，计频模块完成第一高频时脉信号的计数，且控制模块进而求出电磁笔的频率。
- 多阶复制计数器存储装置及用来管理多播封包处理的方法-201410169530.9
- 张建雄 - 联发科技股份有限公司
- 2014-04-25 - 2017-07-07 - H03K23/40
- 本发明公开一种多阶复制计数器存储装置及用来管理多播封包处理的方法。多阶复制计数器存储装置，用于多播封包处理，包括第一阶存储装置，用来存储关于需要被广播至多个多播目标的第一多播封包的相同单元数据的多个第一计数值，其中所存储的所述第一计数值的总和等于尚未被广播到所述第一多播封包的所述相同单元数据的所述多播目标的数目；以及第二阶存储装置，用来存储第二计数值，所述第二计数值基于所述第一计数值来调整，以指示所述第一多播封包的所述相同单元数据的多播操作是否完成。本发明所公开的多阶复制计数器存储装置，能够以可接受的面积尺寸和成本来达到所需频宽。
- 一种符合测量系统及方法-201510761108.7
- 刘建宏;代云启;相耀;董续胜 - 科大国盾量子技术股份有限公司
- 2015-11-09 - 2016-03-30 - H03K23/40
- 本申请提供了一种符合测量系统及方法，该系统包括：对脉冲信号进行进位链锁存及编码的进位链锁存模块；对编码进行纠错的编码纠错模块；将纠错后的编码进行译码转换为时间信息的译码模块；当起始信号甄别模块在脉冲信号中甄别到起始信号后，根据计数模块记录的起始信号与停止信号之间的粗计数值和根据时间信息获取的细计数值计算停止信号相对于起始信号的相对时间值的时间计算模块；将相对时间值与设定的符合门宽进行比较，判断是否符合成功的符合测量模块。该系统通过采用进位链锁存模块对脉冲信号进行进位链锁存以及编码，实现ps级的符合精度，能够有效减少光子的本底噪声、探测器的暗计数及后脉冲等引起的偶然符合概率，提高测量精度。
- 一种三分倒计时的数电计时实训电路-201420221512.6
- 唐美玲 - 杭州万向职业技术学院
- 2014-04-30 - 2014-10-22 - H03K23/40
- 本实用新型公开了一种三分倒计时的数电计时实训电路，包括：复位电路、时钟电路、位选驱动电路、按键截取电路、倒计时电路、报警电路和显示电路。该实训电路应用分立元件进行电路和时序的设计，能够帮助学生理解数字电路逻辑门，触发器，计时器，译码器和LED数码管芯片的结构原理和应用，帮助学生掌握数字电路设计的方法：模块图的设计、时序图的设计，原理图的设计，电路焊接和调试，电路设计说明书撰写；能够让学生充分应用学到的数电知识，进行倒计时三分计时器电路的设计；故本实用新型是一个综合型的实训电路，能够充分锻炼学生的思维，巩固知识，增强动手能力。
- 一种陀螺双路激磁电源电路模块-201320668281.9
- 郭宏基;张海丹 - 西安博航电子有限公司
- 2013-10-25 - 2014-04-16 - H03K23/40
- 本实用新型提供一种陀螺双路激磁电源电路模块，包括两个单元陀螺激磁电源电路。每个单元激磁电源由信号发生器电路、用于对所述信号发生器电路输出的方波信号进行幅度调整的波幅控制电路、用于从波幅控制电路输出的信号中提取出所需频率信号的选频滤波电路和对其输出的信号进行放大的功率放大电路构成，所述波幅控制电路、选频滤波电路和激磁电源功率放大电路依次相接，所述波幅控制电路的输入端与所述信号发生器电路的输出端相接。所述的不同单元的激磁电源电路与信号发生器电路的不同输出端相连接，得到两路不同频率的激磁电源，该电路采用厚膜混合集成技术将多个功能电路集成在同一个电路模块上，集成度高、体积小、可靠性高、使用方便、实用性强。
- 一种时钟多选一电路及多选一方法-201310163697.X
- 熊剑平;晏坚;张震;张媛;马骋 - 清华大学
- 2013-05-07 - 2013-09-25 - H03K23/40
- 本发明公开了属于航天电子系统中的时钟选择技术领域的一种时钟多选一电路及多选一方法。该时钟多选一电路由时钟计数器模块、时钟选择信号发生器模块和时钟选择器模块串联组成；利用现场可编程逻辑门阵列实现自主可靠地对同频多时钟源进行筛选。时钟计数器模块对每路输入时钟信号进行循环计数，由时钟选择信号发生器模块检测时钟信号有效性并输出时钟选择信号，时钟选择器模块对输入时钟信号进行选择并输出其中一路时钟信号。本发明对电路中的寄存器使用三模冗余技术，增强了发生单粒子翻转效应时电路的可靠性，解决了目前技术中进行同频时钟的多对一检测时存在错检的问题，降低了系统成本、复杂度和耦合度，提高了系统效能和可靠性。
- 一种本振时钟频率平移电路-201210433711.9
- 李俊丰 - 长沙景嘉微电子股份有限公司
- 2012-11-02 - 2013-02-06 - H03K23/40
- 一种本振时钟频率平移电路包括：运算电路，根据本振时钟频率fLO、本振倍频时钟的倍频比K以及本振时钟频率平移量Δf计算出两组N位基本分频比控制码A0、A1和两组M位基本分频比比例关系控制码B0、B1；该电路包括N位二选一多路选择器，选择所述的两组N位基本分频比控制码中的一组作为基本可编程分频器的分频比控制码；该电路包括M位二选一多路选择器，选择所述的两组M位基本分频比例关系控制码中的一组作为比例控制可编程分频器的分频比控制码；该电路包括基本可编程分频器对输入时钟CLK_IN进行分频，得到频率平移后的时钟CLK_OUT；该电路还包括比例控制可编程分频器对基本可编程分频器的输出时钟进行分频；以及D触发器，该D触发器的反向输出端连接到D输入端形成二分频电路，对比例控制可编程分频器的输出时钟进行二分频，得到N位二选一多路选择器和M位二选一多路选择器的选择控制信号。
- 可反弹跳及同步重置的电路、反弹跳模组同步重置模组-201110108899.5
- 张哲维;王季兴;黄敬浤 - 昆达电脑科技（昆山）有限公司;神达电脑股份有限公司
- 2011-04-29 - 2012-10-31 - H03K23/40
- 一种可进行反弹跳及同步重置的电路，包含时脉产生模组、反弹跳模组及同步重置模组。该时脉产生模组产生一基础时脉，该反弹跳模组包括状态保持定时器及大小为一位的状态暂存器，其用以利用根据基础时脉产生的输入时脉进行反弹跳。同步重置模组包括同步定时器及大小为一位的同步讯号暂存器，其用以利用根据基础时脉产生的同步时脉进行同步重置。
- 一种同步计数器电路及其实现方法-201010546868.3
- 余秋芳 - 北京中电华大电子设计有限责任公司
- 2010-11-16 - 2012-05-23 - H03K23/40
- 本发明公开了一种同步计数器电路及其实现方法，其电路包括触发器级联电路，数值比较电路和时钟门控级联电路。触发器级联电路实现基本计数功能，当计数值到达设计值时，数值比较电路会产生相应的控制信号。这些控制信号为时钟门控级联电路中门控单元的使能信号，此时钟门控级联电路产生触发器级联电路的输入时钟，从而实现设定的计数功能。利用本发明给出的电路，可以有效降低同步计数器电路的功耗。
- 三分正交分频器-200980131897.9
- 乔东江;弗雷德里克·博苏 - 高通股份有限公司
- 2009-08-18 - 2011-07-13 - H03K23/40
- 一种本机振荡器包括耦合到VCO的输出的可编程分频器。可将所述分频器设定为三分频。不管除数如何，所述分频器输出相位彼此相差九十度的正交信号(I，Q)。为进行三分，所述分频器包括三分频器。所述三分频器包括三分电路、延迟电路和反馈电路。所述三分电路对来自所述VCO的信号进行分频，并从其产生相位彼此相差一百二十度的三个信号C、A′和B。所述延迟电路将信号A′延迟以产生所述信号A′的延迟版本A。所述反馈电路控制所述延迟电路，使得所述延迟版本A(I)相对于所述信号C(Q)为九十度异相。
- 一种单光子计数系统及计数方法-201010203524.2
- 文斐;高昕;李锋;金革 - 中国科学技术大学
- 2010-06-12 - 2010-10-13 - H03K23/40
- 本发明公开了一种单光子计数系统及方法，所述系统包括锁存器、触发电路、时钟产生电路、计数单元和存储器，所述计数单元包括两个计数器，采用乒乓操作进行单光子计数，死时间小、计数效率高，所述系统可以通过FPGA现场可编程门阵列实现，其硬件实现具有更好灵活性和性能，此外，所述系统可以通过嵌入式芯片和USB总线与外部系统连接，实现高速的数据传输，具有更好的实时性。
- 分频器-201010188789.X
- 蔡明达 - 联发科技股份有限公司
- 2007-08-24 - 2010-09-22 - H03K23/40
- 本发明提供了一种分频器，具有反相单元以及串联的多个切换反相器。反相单元包含输入端以及输出端；串联的多个切换反相器，具有至少一第一切换反相器以及最终切换反相器，每一切换反相器包含两个同相开关，其中第一切换反相器连接于反相单元的输出端，且最终切换反相器连接于反相单元的输入端；每一切换反相器的同相开关分别由第一电压与第二电压供电，任何两个相邻的切换反相器分别受控于两个反相时钟，因此该两个同相开关是选择性同步开启及同步关闭的。本发明提供的分频器，通过反相单元及串联的多个切换反相器的运作，使每一切换反相器的同相开关可以选择性地同步开启或同步关闭，以使得具有低相位噪声的分频器可处理高频时钟。
- 一种通道可扩展多相位高性能时钟设计方法及系统-200910107454.8
- 朱志东;邹月娴 - 北京大学深圳研究生院
- 2009-05-21 - 2009-12-16 - H03K23/40
- 本发明提供了一种通道可扩展多相位高性能时钟设计方法和系统，本发明的方法主要是利用时钟源产生全局时钟，多个呈树形级联分布的时钟分路器将这个全局时钟扩展成多通道时钟，可编程延迟器调节每通道的时钟相位，最后逻辑转换器实现时钟逻辑到用户设备逻辑的转换；本发明的系统采用内部和外部两种全局时钟源，其中内部时钟源采用了振荡器加分频器结构，1个1∶5时钟分路器实现时钟源选择和时钟分路，其中1路输出时钟经缓冲器驱动后用于和其他设备同步或者时钟通道扩展，其余4路输出时钟分别由4个可编程延迟器实现相位调节，最后由缓冲器实现时钟ECL-CMOS逻辑转换。输出的时钟信号普适于多通道多相位时钟应用，尤其适用于并行交替型模数转换器。
- 专利分类
