专利名称
主分类
A 农业
B 作业;运输
C 化学;冶金
D 纺织;造纸
E 固定建筑物
F 机械工程、照明、加热
G 物理
H 电学
专利下载VIP
公布日期
2023-10-24 公布专利
2023-10-20 公布专利
2023-10-17 公布专利
2023-10-13 公布专利
2023-10-10 公布专利
2023-10-03 公布专利
2023-09-29 公布专利
2023-09-26 公布专利
2023-09-22 公布专利
2023-09-19 公布专利
更多 »
专利权人
国家电网公司
华为技术有限公司
浙江大学
中兴通讯股份有限公司
三星电子株式会社
中国石油化工股份有限公司
清华大学
鸿海精密工业股份有限公司
松下电器产业株式会社
上海交通大学
更多 »
钻瓜专利网为您找到相关结果2576303个,建议您升级VIP下载更多相关专利
  • [发明专利]多核处理器及多核处理器组-CN201010508842.X有效
  • 谢向辉;李宏亮;郑方;过锋;吕晖;胡苏太 - 无锡江南计算技术研究所
  • 2010-10-12 - 2012-05-09 - G06F15/167
  • 一种多核处理器及多核处理器组,包括至少一个主、至少一个阵列、第一互连结构和互连结构,所述阵列包括多个,所述与主异构,其中,所述第一互连结构和互连结构用于所述主与所述阵列间的通信,所述互连结构还用于所述阵列中任意两间的通信,作为一个优选的技术方案,所述主为通用处理器,所述为微结构和指令集经过精简优化的处理器,且所述多核处理器集成在同一芯片上。本发明改善了处理器之间的通信效率,提高了整个多核处理器的计算密度,实现了通用控制功能和高计算密度的均衡。
  • 多核处理器
  • [发明专利]一种异构多核平台处理器内的通信优化方法及电子设备-CN202010852501.8有效
  • 李建江;刘志国;焦惠慧;冯灿 - 北京科技大学
  • 2020-08-21 - 2023-10-27 - G06F9/50
  • 本发明公开了一种异构多核平台处理器内的通信优化方法及电子设备,该方法包括:将异构多核平台的阵列按列划分为多列组,并将每列组中的多个分别划分为至少一个存储和多个连续的计算;对位于同一列的进行池化处理,使得同一列的共享存储空间;其中,每列组中的计算的内存用于存储计算所需数据,存储的内存用于存储计算结果数据,且每列组中的计算共享存储的内存;在当前列中的所有计算均计算结束且计算结果数据已存储至当前列的存储中时,通过当前列中的存储将当前列的计算结果数据写入主中。本发明优化了数据映射方式和的分工方式且实现了内存共享池,提高了访存命中率。
  • 一种多核平台处理器通信优化方法电子设备
  • [发明专利]一种微处理器架构及微处理器故障检测方法-CN202111630301.9在审
  • 吕浙帆;王天成;李华伟;李晓维 - 中国科学院计算技术研究所
  • 2021-12-28 - 2022-04-29 - G06F11/16
  • 本发明提出一种微处理器架构,包括:主、总线及比较器,该主和该比较器分别通信连接至该总线,该通信连接至该比较器;微处理器处于锁步模式时,该比较器阻塞该核对该总线的访问请求,该主和该均执行主任务,该比较器将该主的主运行数据与该运行数据进行比较,以对该主任务的执行状态进行故障检测。以及一种微处理器故障检测方法,包括:根据任务要求设置微处理器的运行模式,该运行模式包括锁步模式和非锁步模式;若该微处理器处于锁步模式时,该主和该均执行主任务,通过将该主的主运行数据与该运行数据进行比较,以对该主任务的执行状态进行故障检测。
  • 一种微处理器架构故障检测方法
  • [发明专利]主从异构架构AI芯片函数加载系统-CN202111622630.9在审
  • 李宇轩;余洪坤;冯健德;冯文东;陈海波;孙祥栋 - 太初(无锡)电子科技有限公司
  • 2021-12-28 - 2022-08-26 - G06F8/41
  • 本发明的主从异构架构AI芯片函数加载系统,主从异构架构包括主机端,设备端,所述设备端包括设备端主、设备端,AI芯片函数加载系统包括如下模块:运行于主机端的LLVM(Low Level VirtualMachine)编译器、运行时库、AI芯片驱动,运行于设备端主的设备端主操作系统,运行于设备端的设备端守护进程。本发明的主从异构架构AI芯片函数加载系统,LLVM编译器运行时对函数模块嵌入了设备端主、设备端的相关信息;运行时库中对设备端主、设备端的相关信息,通过AI芯片驱动传送给设备端主,设备端主解析函数信息并向设备端传送函数及启动标识,解决了主从异构架构AI芯片的函数加载问题。
  • 主从构架ai芯片函数加载系统
  • [发明专利]处理器及其空间访问的方法、主-CN201210438262.7有效
  • 郑岩;黄高阳;陈斐;殷红武 - 无锡江南计算技术研究所
  • 2012-11-06 - 2013-03-20 - G06F15/167
  • 一种众处理器及其空间访问的方法、主,其中,所述众处理器空间访问的方法包括:主创建页表缓冲,所述页表缓冲与所述一一对应,所述页表缓冲用于存储页表;所述向所述主核发送服务请求;所述主装载与发送服务请求的核对应的页表缓冲中的页表到进程页表;所述主所述进程页表中获取所需页表项,并启动页表映射产生物理地址;所述主使用所述物理地址访问所述的物理空间。本发明的众处理器及其空间访问的方法、主,有效的屏蔽了异构众环境下的多维空间访问复杂性,实现了异构众环境下空间正确高效的访问。
  • 处理器及其空间访问方法主核
  • [发明专利]处理器及其间通信的方法、主-CN201210441457.7有效
  • 许国春;黄高阳;陈斐;殷红武 - 无锡江南计算技术研究所
  • 2012-11-06 - 2013-02-13 - G06F15/167
  • 一种众处理器及其间通信的方法、主,其中,所述众处理器间通信的方法包括:在对应的共享交互区的数据区装填消息,之后利用间中断通知主;所述主在收到所述核发送的间中断后申请共享缓存空间,若申请共享缓存空间失败则申请对应所述的预留缓存空间;所述主所述共享交互区获取消息并保存到申请到的缓存空间,之后所述主释放所述共享交互区;所述主处理所述消息,在处理完所述消息后,释放所述申请到的缓存空间本发明的众处理器及其间通信方法不会造成消息丢失,提供了可靠的间通信机制。
  • 处理器及其通信方法
  • [发明专利]一种高效多核异构系统数据同步方法-CN202210721600.1在审
  • 周柯;王晓明;金庆忍;莫枝阅;宋益 - 广西电网有限责任公司电力科学研究院
  • 2022-06-24 - 2022-10-04 - H04L12/43
  • 本发明涉及电力主控芯片技术领域,具体公开了一种高效多核异构系统数据同步方法,多核处理器包括一个主和至少两个,每个分别与主建立通信通道,主之间的报文发送采用平衡模式,平衡模式包括:主均能够启动报文发送;主核下发数据帧报文给并启动帧计数及响应时间计时;若在设定时间内主未收到响应报文,则认为通信中断,置内通信中断告警标志;当数据帧计数到设定帧数时,需等待响应报文后主才能够继续传输;核收到数据帧后启动帧计数及响应时间计时,累计收到设定帧数或响应时间超过是设定时间时,则发送接收响应报文,本发发明能够实现多核间数据同步快速高效,通信效率高,响应快速。
  • 一种高效多核系统数据同步方法

关于我们 寻求报道 投稿须知 广告合作 版权声明 网站地图 友情链接 企业标识 联系我们

钻瓜专利网在线咨询

400-8765-105周一至周五 9:00-18:00

咨询在线客服咨询在线客服
tel code back_top