“主机存储器”专利关键词查询_检索下载_查询列表_检索列表_行业专利分布_钻瓜专利网

钻瓜专利网为您找到相关结果9659023个，建议您升级VIP下载更多相关专利

[发明专利]存储器模块及其操作方法-CN201811580428.2有效
发明人：林璇渶;牛迪民;李宰坤 -专利权人：三星电子株式会社
申请日： 2018-12-24 - 公布日： 2022-07-12 - 主分类号： G06F3/06 文献下载
摘要：一种存储器模块及其操作方法。所述存储器模块包括：随机存取存储器装置，包括第一存储区域和第二存储区域；非易失性存储器装置；以及控制器，在主机的控制下控制随机存取存储器装置或非易失性存储器装置。控制器包括：数据缓冲器，暂时地存储从主机接收的第一数据；缓冲器返回单元，在第一数据从数据缓冲器移动到随机存取存储器装置的第一存储区域或第二存储区域时将第一释放信息发送到主机，并在第一数据从第二存储区域移动到非易失性存储器装置时将第二释放信息发送到主机
存储器模块及其操作方法

[发明专利]使用压缩存储器的读取操作-CN202210004928.1在审
发明人： V·K·K·马图里;T·查布拉;S·库马尔;S·C·安布拉 -专利权人：美光科技公司
申请日： 2022-01-05 - 公布日： 2022-07-15 - 主分类号： G06F3/06 文献下载
摘要：本申请涉及一种使用压缩存储器的读取操作。设备可包含与非易失性存储器装置和易失性存储器装置耦合的主机系统。所述主机系统可例如基于指配给存储在所述非易失性存储器装置中的数据的分数而将所述数据的压缩副本存储在所述易失性存储器装置中。所述主机系统可识别所述数据的所述压缩副本存储在所述易失性存储器装置中，且可将包含与存储在所述非易失性存储器装置中的所述数据的逻辑块地址相关联的逻辑地址的读取命令传输到所述易失性存储器装置。所述主机系统可响应于所述读取命令而从所述易失性存储器装置接收所述数据的所述压缩副本，且可解压缩所述数据。
使用压缩存储器读取操作

[发明专利]用于处理操作的存储器装置及其操作方法、数据处理系统-CN202010147089.X在审
发明人：李硕汉;姜信行;金南升;吴成一;柳鹤洙 -专利权人：三星电子株式会社
申请日： 2020-03-05 - 公布日： 2020-09-18 - 主分类号： G06F3/06 文献下载
摘要：提供了用于处理操作的存储器装置、包括该存储器装置的数据处理系统以及操作该存储器装置的方法。存储器装置包括具有存储体的存储器、存储器内置处理器(PIM)电路和控制逻辑。PIM电路包括指令存储器，该指令存储器存储从主机提供的至少一条指令。PIM电路被配置为使用由主机提供的数据或从存储体读取的数据来处理操作，并存储由主机提供的至少一条指令。控制逻辑被配置为对从主机接收的命令/地址进行解码以生成解码结果，并基于解码结果执行控制操作以便进行以下各项之一：i)执行对存储体的存储器操作，和ii)PIM电路执行处理操作。响应于指示执行处理操作的命令/地址，控制指示指令存储器的位置的程序计数器的计数值。
用于处理操作存储器装置及其操作方法数据处理系统

[发明专利]操作存储器系统的方法、操作主机的方法和计算系统-CN202010825267.X在审
发明人：金东进;休曼·普拉卡什·巴拉科瑞斯南;金石焕;金昌绪;卢垠喜;崔宰润;张惠贞 -专利权人：三星电子株式会社
申请日： 2020-08-17 - 公布日： 2021-04-06 - 主分类号： G06F11/14 文献下载
摘要：公开了操作存储器系统的方法、操作主机的方法和计算系统。所述存储器系统包括存储器装置，所述操作存储器系统的方法包括：响应于主机的写入请求，将从主机接收的写入数据和物理地址存储在缓冲器中；基于写入数据和物理地址对存储器装置执行写入操作；基于发生与写入数据对应的写入错误，异步地向主机提供错误发生信息；以及向主机提供具有写入错误的写入数据和用于从写入错误中恢复的信息。
操作存储器系统方法主机计算

[发明专利]存储卡及更新存储卡程序的方法-CN200710004760.X有效
发明人：李廷必 -专利权人：三星电子株式会社
申请日： 2007-01-30 - 公布日： 2017-03-01 - 主分类号： G06F9/445 文献下载
摘要：存储卡包括总线、连接到总线的中央处理单元(CPU)、连接到总线的易失性存储器、非易失性存储器以及主机接口。主机接口从主机接收第一命令信号并输出复位信号以复位CPU、从主机接收更新应用程序并向该易失性存储器输出该更新应用程序、从主机接收第二命令信号并输出复位释放信号以释放CPU的复位状态、以及从主机接收更新程序并向该非易失性存储器输出该更新程序响应于该复位释放信号，CPU执行存储在该易失性存储器中的更新应用程序，以把该更新程序输出到该非易失性存储器。
存储更新程序方法

[发明专利]多存储器系统中改进的存储器间移动-CN202111001696.6在审
发明人： S·迪希尔;金康永 -专利权人：美光科技公司
申请日： 2021-08-30 - 公布日： 2022-03-01 - 主分类号： G06F3/06 文献下载
摘要：本申请案针对多存储器系统中改进的存储器间移动。存储器装置可从主机装置接收将数据从由第一控制器控制的第一存储器移动到由第二控制器控制的第二存储器的命令。所述存储器装置可使用所述第一控制器和所述第二控制器来促进所述数据经由所述主机装置外部的路径从所述第一存储器到所述第二存储器的所述移动。所述存储器装置可向所述主机装置指示何时对所述第一存储器或所述第二存储器暂停活动，和何时对所述第一存储器或第二存储器恢复活动。
存储器系统改进移动

[发明专利]存储器控制器-CN201880034944.7在审
发明人： J·A·小哈尔;R·M·沃克 -专利权人：美光科技公司
申请日： 2018-06-12 - 公布日： 2020-01-10 - 主分类号： G06F13/16 文献下载
摘要：本发明包含与例如主机存储器控制器的存储器控制器有关的设备及方法。实例设备可包含经由通道而耦合到第一存储器装置及第二存储器装置的主机存储器控制器，其中所述主机存储器控制器经配置以使用第一装置选择信号来将第一数目个命令发送到所述第一存储器装置，且使用第二装置选择信号来将第二数目个命令发送到所述第二存储器装置
主机存储器控制器存储器装置第二存储器选择信号存储器控制器第二装置第一装置实例设备耦合到配置

[发明专利]存储器装置、电子装置以及存储数据的方法-CN202011483842.9在审
发明人：崔志显;金炫中;孙俊植;宋雄哉;安秀雄;赵陞贤 -专利权人：三星电子株式会社
申请日： 2020-12-16 - 公布日： 2021-06-18 - 主分类号： G06F3/06 文献下载
摘要：提供了存储器装置、电子装置以及存储数据的方法。所述电子装置包括：主机，被配置为输出数据；以及存储器装置，包括存储器存储装置，存储器存储装置被配置为接收数据并存储数据。主机被配置为：根据数据并行化系统生成关于将被提供给存储器装置的数据的数据总线反转(DBI)信息，并且将DBI信息提供给存储器装置，数据并行化系统在存储器装置内部。存储器装置被配置为：将数据提供给存储器存储装置，数据从主机输出，数据根据DBI信息被编码，根据数据并行化系统提供数据。
存储器装置电子以及存储数据方法

[发明专利]非易失性存储器系统-CN201810491109.8在审
发明人：权锡千;韩承铉 -专利权人： AIO株式会社;艾思科有限公司
申请日： 2018-05-21 - 公布日： 2019-11-26 - 主分类号： G06F12/02 文献下载
摘要：非易失性存储器系统包括NAND闪速存储器装置、主机装置及节省存储空间管理器。NAND闪速存储器装置包括NAND闪速存储器及控制NAND闪速存储器的存储器控制器。主机装置包括文件系统及从文件系统接收指令并提供给NAND闪速存储器装置的主机控制器。节省存储空间管理器监控NAND闪速存储器中发生的运行时的坏块的个数与位置，监控文件系统的逻辑地址使用现况，在NAND闪速存储器内的运行时的坏块的个数增加时减少文件系统可用的逻辑地址空间。因此，当NAND闪速存储器内的运行时的坏块增加导致NAND闪速存储器装置无法为主机装置提供足够的逻辑地址空间时也能够继续使用NAND闪速存储器装置。
运行时坏块存储空间管理逻辑地址空间文件系统主机装置非易失性存储器系统存储器控制器主机控制器个数增加监控文件逻辑地址系统接收装置提供可用指令监控

[发明专利]用于同步DDR兼容存储器的协调的模块内RAS特征-CN201710125176.3有效
发明人：张牧天;牛迪民;郑宏忠;林璇渶;金寅东;崔璋石 -专利权人：三星电子株式会社
申请日： 2017-03-03 - 公布日： 2023-09-08 - 主分类号： G06F12/02 文献下载
摘要：一种存储器模块包括存储器阵列、接口和控制器。存储器阵列包括存储器单元的阵列，并且被配置为双列直插存储器模块(DIMM)。DIMM包括多个连接，这些连接已经从标准DIMM引脚分配配置改用以将存储器设备的操作状态连接到主机设备。接口耦合到存储器阵列和DIMM的多个连接以将存储器阵列通过接口连接到主机设备。控制器耦合到存储器阵列和接口，并且控制存储器阵列的至少一个刷新操作、控制存储器阵列的纠错操作、控制存储器阵列的存储器擦除操作并且控制阵列的损耗均衡控制操作，并且控制器与主机设备连接。
用于同步 ddr 兼容存储器协调模块 ras 特征

[发明专利]调试器装置及调试方法-CN200410055910.6无效
发明人：森河彻;渡边和嗣;宫地信哉 -专利权人：松下电器产业株式会社
申请日： 2004-08-03 - 公布日： 2005-02-16 - 主分类号： G06F13/00 文献下载
摘要：根据本实施例的一种调试器装置，包括主机、CPU、用于存储指令的多个E－存储器单元(仿真存储器单元)以及执行监督单元。主机跟踪要被存储在E－存储器单元的指令，并以指令序列的形式传送跟踪结果。执行监督单元与CPU、E－存储器单元和主机相连。执行监督单元将从主机传送过来的指令序列单独写入多个E－存储器单元中，按照CPU的指令地址，从多个E－存储器单元之一读取指令序列，从而向CPU传送指令序列，并在CPU的指令地址不相关时，向主机输出指令重写命令
调试装置方法

[发明专利]存储器系统及其操作方法-CN201810871446.X有效
发明人：李东燮 -专利权人：爱思开海力士有限公司
申请日： 2018-08-02 - 公布日： 2023-06-13 - 主分类号： G06F12/02 文献下载
摘要：本发明提供一种存储器系统及其操作方法。存储器系统包括：控制器缓冲存储器；主机接口，其被配置为从主机接收非线性主机物理地址和写入数据；主机地址转换部，其被配置为将非线性主机物理地址映射到线性虚拟地址；以及主机控制部，其被配置为根据线性虚拟地址将写入数据缓冲在控制器缓冲存储器中
存储器系统及其操作方法

[发明专利]数据处理系统及其操作方法-CN202010522669.2在审
发明人：张银洙 -专利权人：爱思开海力士有限公司
申请日： 2020-06-10 - 公布日： 2021-02-09 - 主分类号： G06F3/06 文献下载
摘要：本公开涉及一种用于操作数据处理系统的方法，该数据处理系统包括通过多个插槽并使用通用闪存(UFS)接口彼此联接的主机和存储器系统，该方法包括：在主机的启动操作期间，由主机分配分别对应于插槽的专用存储器区域；基于命令包和数据缓冲区域的地址信息通过插槽在主机和存储器系统之间并行通信，命令包和地址信息存储在专用存储器区域中；在主机的关闭期间，由主机解除分配专用存储器区域。
数据处理系统及其操作方法

[发明专利]存储器装置、主机装置以及存储器系统-CN202111199221.2在审
发明人：金东佑;卢载善;宋秉俊;李京伯;郑郁翰 -专利权人：三星电子株式会社
申请日： 2021-10-14 - 公布日： 2022-04-15 - 主分类号： G11C7/10 文献下载
摘要：提供了存储器装置、主机装置和存储器系统。存储器装置可以包括：多个存储单元，其被配置为存储数据；以及至少一个装置控制器，其被配置为：从至少一个主机装置接收读取命令，并且响应于读取命令读取存储在多个存储单元中的数据，至少一个主机装置包括至少一个主机存储器，至少一个主机存储器包括多个HPB(高性能提升)条目存储区域；以及向至少一个主机装置提供响应命令，响应命令指示多个HPB条目存储区域的激活或停用，响应命令包括指示HPB条目存储区域的HPB条目类型的HPB
存储器装置主机以及系统

[发明专利]存储器模块及其操作方法-CN202110575180.6在审
发明人：金京守;苏镇麟;李宗键;权容硕;郑辰;赵正显 -专利权人：三星电子株式会社
申请日： 2021-05-25 - 公布日： 2021-12-17 - 主分类号： G06F12/0877 文献下载
摘要：一种存储器模块，包括：第一存储器器件；第二存储器器件；以及，处理缓存器电路，其被连接到第一存储器器件和第二存储器器件(彼此独立)以及主机。提供了一种处理缓存器电路，其包括处理电路和缓存器。处理电路基于从主机接收的处理命令，处理从主机接收的数据、存储在第一存储器器件中的数据、或存储在第二存储器器件中的数据中的至少一项。缓存器被配置为存储由处理电路处理的数据。处理缓存器电路被配置为，按照DDR SDRAM标准与主机通信。
存储器模块及其操作方法