[发明专利]加工集成电路布线的方法无效
| 申请号： | 97123428.0 | 申请日： | 1997-12-18 |
| 公开（公告）号： | CN1187032A | 公开（公告）日： | 1998-07-08 |
| 发明（设计）人： | U·施瓦尔克 | 申请（专利权）人： | 西门子公司 |
| 主分类号： | H01L21/768 | 分类号： | H01L21/768;H01L21/762;H01L21/82 |
| 代理公司： | 中国专利代理(香港)有限公司 | 代理人： | 黄向阳,萧掬昌 |
| 地址： | 联邦德*** | 国省代码： | 暂无信息 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 在衬底(11)上构成确定有源区(15)的沟道(13,14)。淀积一个可填充窄沟道(13)的第一隔离层(16),并通过采用一个掩膜和各向异性腐蚀方法使该隔离层在宽沟的侧翼形成隔离体(162)和在宽沟道范围内形成支撑点。通过生成一个具有基本平整上表面的第二隔离层(120),并通过采用化学机械研磨或传统的干腐蚀方法进行平面化处理过程,使有源区(15)的上表面露出。 | ||
| 搜索关键词： | 加工 集成电路 布线 方法 | ||
【主权项】：
1.一种加工集成电路布线的方法，-在一个半导体衬底(11)的主表面(12)上腐蚀第一隔离沟道(13)和第二隔离沟道(14)，第一隔离沟道(13)和第二隔离沟道(14)确定有源区(15)，-第一隔离沟道(13)的宽度小于第二隔离沟道(14)，-制成一个具有易于覆盖棱角的第一隔离层(16)，第一隔离层(16)将第一隔离沟道(13)基本上填充满，-制成一个掩膜(17)，该掩膜(17)具有一些开口(18)，开口(18)位于第一隔离沟道(13)和有源区(15)之上，并且在有源区(15)之上的开口(18)从侧面与有源区(15)重叠，-采用各向异性腐蚀方法构成第一隔离层(16)，同时在第二隔离沟道(14)内制成支撑结构(161)和在第二隔离沟道的侧翼制成隔离体(162)，-除去掩膜(17)，-制成一个具有基本上平面化上表面的第二绝缘层(120)，-通过平面化处理过程将有源区(15)范围的主表面(12)露出。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于西门子公司，未经西门子公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/97123428.0/，转载请声明来源钻瓜专利网。
- 同类专利
- 专利分类
H01 基本电气元件
H01L 半导体器件；其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置；专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理；集成电路器件或其特殊部件的制造
H01L 半导体器件；其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置；专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理；集成电路器件或其特殊部件的制造
