[发明专利]半导体存储装置的输入电路无效
| 申请号： | 96121880.0 | 申请日： | 1996-12-05 |
| 公开（公告）号： | CN1101081C | 公开（公告）日： | 2003-02-05 |
| 发明（设计）人： | 山冈茂;池田丰 | 申请（专利权）人： | 三菱电机株式会社 |
| 主分类号： | H03K19/00 | 分类号： | H03K19/00 |
| 代理公司： | 中国专利代理(香港)有限公司 | 代理人： | 姜郛厚,叶恺东 |
| 地址： | 日本*** | 国省代码： | 暂无信息 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 即使在数据输出期间也能提供稳定运行的半导体存储装置的输入电路。P沟道MOS晶体管24和23串联连接在输入缓冲器11a的“或非”门20的输出结点N22和电源线70之间。MOS晶体管24的栅极接收外部信号/EXT，MOS晶体管23的栅极接收允许输出信号的反相信号。在数据输出期间，信号OEM成为“H”电平，MOS晶体管23导通，因此，在数据输出期间，即使电源电位Vcc低下，也可以对结点N22充分充电，可以稳定地产生内部信号/INT。 | ||
| 搜索关键词： | 半导体 存储 装置 输入 电路 | ||
【主权项】：
1.一种半导体存储装置的输入电路，它按照在某一时刻由第一逻辑电位变化到第二逻辑电位的外部信号而产生内部信号，并把这个内部信号提供给内部电路，其特征在于，本发明所述的半导体存储装置的输入电路包括：连接在第一电源电位线(70)和输出结点(N22)之间，其输入电极接收上述外部信号，相应于上述外部信号从上述第一逻辑电位变化到上述第二逻辑电位而导通的第一通导型的第一晶体管(22)；连接在与上述第一电位线(70)相异的第二电源电位线(71)和上述输出结点(N22)之间，其输入电极接收上述外部信号，相应于上述外部信号从上述第一逻辑电位变化到上述第二逻辑电位而成为非导通的第二通导型的第二晶体管(25)；在其输入电极接收上述外部信号的第一通导型的第三晶体管(24)；以及在上述半导体存储装置的数据输出期间，把上述第三晶体管连接在上述第一电源电位线(70)和上述输出结点(N22)之间的连接装置(23，27)。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于三菱电机株式会社，未经三菱电机株式会社许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/96121880.0/，转载请声明来源钻瓜专利网。
