[发明专利]半导体器件及其制造方法

摘要

本发明半导体器件及其制造方法提供配线宽度、间隔缩小的下一代配线方法。该半导体器件具备半导体基片、形成于半导体基片上的第1阻挡层膜、在第1阻挡层膜上形成的第1绝缘膜、在第一绝缘膜上形成的第2阻挡层膜、在第2阻挡层膜上形成的第2绝缘膜、以及导电构件，其填满设于第2阻挡层膜与第2绝缘膜的沟槽内和设于第1阻挡层膜与第1绝缘膜内并从沟槽的底部达到半导体基片的接触内；在由接触孔的底面和侧面限定的角落部的第1阻挡层膜具有锥形形状且与接触孔的底面和侧面相交呈钝角，在由沟槽的底面与侧面限定的角落部的第2阻挡层膜具有锥形形状且与沟槽的底面和侧面相交呈钝角。

主权项

1.一种半导体器件，其特征在于，具备：半导体基片、形成于所述半导体基片上的第1阻挡层膜、在所述第1阻挡层膜上形成的第1绝缘膜、在所述第一绝缘膜上形成的第2阻挡层膜、在所述第2阻挡层膜上形成的第2绝缘膜、以及导电构件，其填满设于所述第2阻挡层膜与所述第2绝缘膜的沟槽内和设于所述第1阻挡层膜与所述第1绝缘膜，并且填满设于从所述沟槽的底部达到所述半导体基片的接触孔内；在由所述接触孔的底面和侧面限定的角落部的所述第1阻挡层膜具有锥形形状且所述第1阻挡层膜的表面与所述接触孔的底面和侧面相交呈钝角，在由所述沟槽的底面与侧面限定的角落部的所述第2阻挡层膜具有锥形形状且所述第2阻挡层膜的表面与所述沟槽的底面和侧面相交呈钝角。