[发明专利]数字调制方法无效
| 申请号： | 90102027.3 | 申请日： | 1990-04-11 |
| 公开（公告）号： | CN1017489B | 公开（公告）日： | 1992-07-15 |
| 发明（设计）人： | 上原年博 | 申请（专利权）人： | 日本放送协会 |
| 主分类号： | H03M7/14 | 分类号： | H03M7/14 |
| 代理公司： | 中国国际贸易促进委员会专利代理部 | 代理人： | 李勇 |
| 地址： | 日本*** | 国省代码： | 暂无信息 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 本申请给出了将8位数字数据调制为14位数字调制代码的数字调制方法。在其一系列的14位数字调制代码中其连续相同位的个数限制在2-7的范围中。在每个14位数字调制代码的结束处的DSV的绝对值限制在小于或等于2的范围中，且在任意的14位数字调制代码的每个位的DSV的绝对值限制在小于或等于7的范围中。该14位调制代码的直流成分可以被有效地减少。 | ||
| 搜索关键词： | 数字 调制 方法 | ||
【主权项】：
1.将8位数字数据转换为14位数字调制代码的数字调制的方法，该数字调制方法包括：第一步，对于每一个8位的数字数据选择最多为4个的14位数字调制代码，所说的14位数字调制代码可由下述过程来选择：(a)在214个14位数字代码中选择数字代码，使其开始的6位中的连续相同位的个数小于或等于5，从第2位到第13位中其连续相同位的个数为2-7，而最后7位中则为小于或等于6；并且所选的数字代码的CDS(代码字的数字和)的绝对值为小于或等于4，再重复本选择过程，(b)在过程(a)中选出的14位数字代码中选择数字代码，使其开始位为“0”，并且其CDS的值为0，再将选出的14位数字代码和它的反码配成对，使这2个数字代码为一组，或在过程(a)中选出的14位数字代码中选择数字代码，使其第一位为“1”，并且其CDS的值为+2或+4，将选出的14位数字代码和它的反码组合起来，再进一步将这两个数字代码与在上述过程中选出的一对14位数字代码组合起来，使这4个数字代码为一组，再重复本选择过程，(c)在过程(a)中选出的14位数字代码中，选择数字代码使其第1位为“0”，并且其CDS的值为+2，并且再选择另一个数字代码，使其第一位为“1”，且其CDS值为+2或+4，再将选出的这两个14位数字代码和它们的反码组合起来，使这4个数字代码为一组，再重复本选择过程，(d)在过程(a)中选出的14位数字代码中，选择数字代码使其第一位为“0”，并且其CDS的值为+4，再选择另一个数字代码，使其第1位为“1”，且其CDS值为+2，再将选出的两个14位数字代码与它们的反码组合起来，使这4个数字代码为■组，再重复本选择过程，(e)在上面过程中所形成的组中，选择265个组，作为14位数字调制代码；第2步，在256组14位数字调制代码中选择一组14位数字调制代码，该选出的组要对应于输入的8位数字数据；第3步，在第2步选出的组中，进一步选择14位数字调制代码，使它满足下述要求：在已经选出的前导的14位数字调制代码和要选出的14位数字调制代码间的连结部分中的连续相同位的个数为2-7；第4步，在第3步选出的调制代码中，再选择一个14位数字调制代码，使所说的一个14位数字调制代码满足这样的要求：对于该调制代码中的每一位而言，其位DSV(数字和值)的绝对值小于或等于7。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于日本放送协会，未经日本放送协会许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/90102027.3/，转载请声明来源钻瓜专利网。
- 同类专利
- 编码设备、编码方法、解码设备、解码方法以及程序-202180045240.1
- 鹈沼雅幸;城下宽司;冈泽大介;木村在利 - 索尼半导体解决方案公司
- 2021-06-16 - 2023-04-07 - H03M7/14
- 本技术涉及能够通过控制极性偏差来以高传输效率进行编码的编码设备、编码方法、解码设备、解码方法和程序。本技术包括：加扰单元，对输入的数据串进行加扰；计算单元，计算由加扰单元加扰的数据串的第一极性偏差；确定单元，基于计算单元计算的第一极性偏差和在第一极性偏差之前的时间点计算的第二极性偏差，确定是否反转由加扰单元加扰的数据串；以及添加单元，基于确定单元的确定结果，反转或不反转由加扰单元加扰的数据串，添加指示确定结果的标志，并且输出数据串。本技术可应用于执行根据SLVS‑EC标准通信的设备。
- 一种号码分类方法、装置、电子设备及存储介质-202110152300.1
- 周轶凡;徐鹏飞 - 杭州数梦工场科技有限公司
- 2021-02-03 - 2022-05-31 - H03M7/14
- 本说明书提供一种号码分类方法、装置、电子设备及存储介质，其中，所述方法用于对号码集中相同长度的多个号码进行分类，包括：根据多个号码的各个数位分别对应的取值频率分布的均匀性特征，确定各个数位中的混合数位；将混合数位组合为混合字段，并根据多个号码在混合字段上的各个取值的出现频率大小，对多个号码进行预分类；按照预分类的结果建立分类模型，根据分类模型对号码集中的号码进行分类预测，并将预测结果用于更新所述分类模型，循环上述模型预测以及模型更新的过程；根据最新分类模型对号码集中的号码进行分类预测，得到最终分类结果。本说明书实现了在生成规则未知的情况下，对具有不同生成规则但长度相同的号码的分类。
- 一种基于BASE64的加密传输算法-202010580534.1
- 吴国娟 - 天津爱民网络科技有限公司
- 2020-06-23 - 2020-10-13 - H03M7/14
- 本发明提出了一种基于BASE64的加密传输算法，获取待加密信息中包括字符串在内的二进制信息；随机生成密钥随机数，通过密钥随机数对主密钥进行DES运算生成传输密钥；随机生成索引随机数作为上述二进制信息的密钥存储索引位置，在这个二进制信息的密钥存储索引位置处插入传输密钥；采用上述索引随机数对二进制信息使用DES算法进行加密，获得加密密文；使用BASE64编码对加密密文进行编码，生成传输密文；进行BASE64解、DES解密，按照索引随机数指定的密钥存储索引位置取得传输密钥，然后将传输密钥与主密钥进行DES解密运算取得密钥随机数，用密钥随机数对二进制信息采用DES算法进行解密，得到明文。本发明将传输密钥分散存放，增加了破解难度，使得保密程度增强。
- 编码器、解码器以及传输系统-201310150722.0
- 降旗弘史;能势崇 - 瑞萨电子株式会社
- 2013-04-26 - 2018-03-13 - H03M7/14
- 本发明公开了一种编码器、解码器以及传输系统。一种编码器，包括编码单元，该编码单元根据预定编码方法进行编码；产生单元，该产生单元产生特殊码，特殊码并未在预定编码方法中规定并且呈现与根据预定编码方法产生的相比更高的比特变化率；以及编码输出单元，如果编码单元还没有编码的输入数据项彼此相同，则编码输出单元输出由编码单元将输入数据项中的前一个编码成的编码数据，并且在该编码数据之后输出特殊码作为输入数据项的后一个被编码成的编码数据。
- 一种新的8b/10b编码实现方法-201611051521.5
- 王忆文;李博;刘云龙;孙博文;李大超 - 电子科技大学;深圳市国微电子有限公司
- 2016-11-25 - 2017-05-31 - H03M7/14
- 该发明公开了一种新的8b/10b编码实现方法，本发明提供的内容主要是通过发现的规律简化8b/10b编码表，进而根据简化的编码表提出新的8b/10b编码实现方案。本发明提供的方案实现过程包括输入8bit码字和K码、极性指示，4b/6b和3b/4b编码和低四位统计，4b/6b和3b/4b编码结果选择和极性选择，输出10bit编码结果和极性指示。其中4b/6b编码是利用发明中的规律1对5b/6b编码进行简化实现；低四位统计实现规律2中的码字分类；4b/6b和3b/4b编码结果选择和极性选择通过规律2来对4b/6b和3b/4b初步编码结果进行按位处理。本发明中的方案相比于传统的5b/6b编码和3b/4b编码分块实现方案，既精简了电路的实现规模，又在一定程度上减小了从输入到输出的延时，增强了编码的效率和实时性。
- 基于rd‑的8b/10b解码电路-201210004432.0
- 左耀华 - 上海华虹集成电路有限责任公司
- 2012-01-06 - 2017-03-15 - H03M7/14
- 本发明公开了一种基于rd‑的8b/10b解码电路，将外部输入的10比特数据拆分为前6比特和后4比特数据，分别送入6b预处理模块和4b预处理模块，前6比特数据经6b预处理模块预处理后，产生的第一数据字符数据和第一控制字符数据分别送往基于rd‑的5b/6b数据字符解码器和基于rd‑的5b/6b控制字符解码器；后4比特数据经4b预处理模块预处理后，产生的第二数据字符数据和第二控制字符数据分别送往基于rd‑的3b/4b数据字符解码器和基于rd‑的3b/4b控制字符解码器；四个解码器解码后的数据都送往数据合并模块，选择合适的数据，合并成8比特的数据输出。本发明能大量节省存储器资源。
- 一种易扩展制约竞争码的生成电路、扩展方法及扩展电路-201410560022.3
- 李冰;陈帅;刘勇;董乾;赵霞;王刚 - 东南大学
- 2014-10-20 - 2015-01-28 - H03M7/14
- 本发明公开一种易扩展改进型制约竞争码的生成电路、扩展及扩展电路，解决了RRC由3扩展至N位的问题，具有生成电路简单、错误节点定位和纠错的速度更快和易于位数扩展的特点。这种RRC从3位开始扩展，经过RRC序列逆序排列，在原RRC序列前均扩展一位0，逆序序列前均扩展一位1，以此类推可以扩展至N位。典型生成电路包含存储特征值CV序列的两个8位移位寄存器A、B，输出改进型4位RRC的寄存器C、4个反相器D、E、F、G。反相旋转CV，生成RRC的逆序排列。该改进型RRC具有RRC典型的双环特征值生成机制，可以对特征序列错误节点进行快速定位和纠错，对于16位的特征序列，仅需检测前四个RRC码。
- 可降低信号功率频谱密度的编码方法-201210327378.3
- 曹文远;林哲立 - 联咏科技股份有限公司
- 2007-10-12 - 2013-01-16 - H03M7/14
- 本发明公开一种可降低信号功率频谱密度的编码方法，用于一二进制数据传输系统，该编码方法包含有接收一二进制数据；对该二进制数据进行自适应模式追踪编码，以产生一第一编码结果；对该第一编码结果进行冗余位填充编码，以产生一第二编码结果；对该第二编码结果进行恢复位静止状态编码，以产生一第三编码结果；以及输出该第三编码结果。
- 8位制约竞争计数码的实现电路-201210085044.X
- 李冰;李庆凤 - 东南大学
- 2012-03-28 - 2012-07-18 - H03M7/14
- 本发明公开了一种8位制约竞争计数码的实现电路，其中：包括低4位码实现电路、高4位码实现电路和控制逻辑电路，低4位码电路双向移位寄存器A、B的最高位I/O7通过三态非门与DS0连接，最低位I/O0通过三态非门与DS7连接，三态非门的控制端由控制逻辑电路的U7和控制，高4位码电路双向移位寄存器A'、B'的最低位I/O0通过三态非门与DS7连接，脉冲信号分别接入每个移位寄存器的CP端，在移位寄存器的控制端S1和S0的控制下实现移位计数，两个码输出寄存器C、C'分别输出低4位码和高4位码。本发明所设计的8位制约竞争计数码的实现电路能够实现8位制约竞争计数码变换。
- 数据传送方法，码元转换电路以及装置-200980159910.1
- 冈田诚之 - 富士通株式会社
- 2009-06-19 - 2012-05-16 - H03M7/14
- 在数据传送方法中，对位宽为M(M是3以上的自然数)的数据字符和位宽为N(N是1以上的自然数)的控制字符进行多路复用，并且附加表示上述控制字符是否有效的控制字符有效信号来生成具有M+1或者N+3中的较大一方的位宽的符号码，将上述符号码从并行数据转换成串行数据并输出至传输路，由此来进行数据传送。
- 可降低信号功率频谱密度的编码方法-201010168547.4
- 曹文远;林哲立 - 联咏科技股份有限公司
- 2007-10-12 - 2010-10-06 - H03M7/14
- 一种可降低信号功率频谱密度的编码方法，用于一二进制数据传输系统，该编码方法包含有接收一二进制数据；对该二进制数据进行自适应模式追踪编码，以产生一第一编码结果；对该第一编码结果进行冗余位填充编码，以产生一第二编码结果；对该第二编码结果进行恢复位静止状态编码，以产生一第三编码结果；以及输出该第三编码结果。
- 一种9B/10B编解码器及其实现方法-201010160763.4
- 魏刚;郭巍 - 瑞斯康达科技发展股份有限公司
- 2010-04-26 - 2010-09-29 - H03M7/14
- 本发明公开了一种9B/10B编码器，所述编码器中，待编码数据包括特殊字符和普通数据，而普通数据又可以分为可以简单变换以及不可简单变换两类，对于可以简单变换的普通数据，通过主编码器在9B数据的最左侧附加1位0来实现；采用查找表的方式实现不可简单变换的普通数据以及特殊字符的编码。本发明还公开了基于相同构思的9B/10B解码器。相比较于现有技术中通过逻辑表达式实现9B/10B编解码，本发明的实现过程更为简洁，并易于被开发人员理解；本发明的编解码极性计算器和线路极性计算器相比较于现有技术中大量使用加法器和减法器的实现方案来说，更适合在低成本的FPGA中实现。
- 用于对数据结构中的数据元的位置进行编码的方法-201010181835.3
- J·霍伊尔;A·赫特 - 西门子公司
- 2003-06-30 - 2010-09-15 - H03M7/14
- 本发明涉及一种用于对数据结构中的数据元的位置进行编码的方法，在该方法时将位置码以一个预先规定的顺序分配给数据元，将位置码选择的使位置码在无限制的码长情况，能在两个数据元的位置之间，给另外数据元的编码分配任意多另外的位置码。此外，本发明是关于在一个数据结构中数据元位置编码的一种方法，在该方法时将位置码以一个预先规定的顺序分配给数据元，将位置码选择得使在两个相邻数据元位置之间，给另外数据元的编码分配另外的位置码，在这种情况至少一个另外位置码的码长大于两个相邻数据元位置码码长的较长者。
- 可降低信号功率频谱密度的编解码方法及其相关装置-200710181157.9
- 曹文远;林哲立 - 联咏科技股份有限公司
- 2007-10-12 - 2009-04-15 - H03M7/14
- 一种可降低信号功率频谱密度的编解码方法，用于一二进制数据传输系统，该编码方法包含有接收一二进制数据；对该二进制数据进行自适应模式追踪编码，以产生一第一编码结果；对该第一编码结果进行冗余位填充编码，以产生一第二编码结果；对该第二编码结果进行恢复位静止状态编码，以产生一第三编码结果；以及输出该第三编码结果。
- 转换方法以及系统-200510132304.4
- 陈建廷;李昭隆 - 联发科技股份有限公司
- 2005-12-19 - 2006-06-28 - H03M7/14
- 本发明提出一种转换方法，用以将字符由来源字符集转换至目的字符集。首先，将字符的来源字符码分为第一部分以及第二部分。来源字符码为字符以来源字符集进行编码而得。同时，本发明提供索引表、键词表以及编码表。根据第一部分，由索引表得到前端偏移值及后端偏移值。再根据前端偏移值及后端偏移值，于键词表中搜寻第二部分。然后，对应于搜寻结果，由编码表中撷取字符的目的字符码，目的字符码为字符以目的字符集进行编码而得。
- 条码的解码方法-200410032052.3
- 成晓华;范新运 - 深圳市朗科科技有限公司
- 2004-03-30 - 2005-10-05 -
- 本发明提供一种条码的解码方法，包括：按照条码标准将条码解码为字符串；读取和识别所述字符串中的标识符；和根据对所述标识符的识别结果，将所述字符串中与该标识符相应的字段解码为原始信息。采用本发明的方法，可以迅速、直接、有效地解码出条码的原始信息，从而使条码技术可以适用于更广的范围和更多的领域。
- 以光闪烁次数表达信息的数字编码方法-200410035960.8
- 陈益军 - 海信集团有限公司;青岛海信电器股份有限公司
- 2004-10-10 - 2005-03-30 -
- 一种以光闪烁次数表达信息的数字编码方法，属于信息编码技术。它包括设计控制发光器件发出光闪烁脉冲且与电量或非电量传感器连接的脉冲开关电路；规定每次闪烁的固定周期T，周期中明灭持续时间各半；连续闪烁N次的编码数值即为N，两数值之间的熄灭状态为间隔期To；N即为输出的编码数字信息；预先设定编码数值与信息的对应表等步骤。发光器件还可为多色光发光器件，以发光色来区别数字编码的位数。如一、二、三种发光色分别连续闪烁N1、N2、N3次，数字编码值N则为N3×100+N2×10+N1。不同色的转换时间t为熄灭时间。编码可为十或M进制。它结构简单、可靠性高、成本低廉，可表达电量或非电量信息，广泛应用于电器或设备中。
- 调制方法与装置，解调方法与装置，传输方法与传输装置-200410039606.2
- 速水淳 - 日本胜利株式会社
- 2001-12-31 - 2004-09-15 -
- 本发明在将连续的二进制数的数据系列变换成以4位的N倍(N为正整数)为单位的输入数据后，可变换成以6位的N倍(N为正整数)为单位的输出码字串，可以在不对输出码字串中加冗余位的情况下进行DSV控制，有效抑制输出码字串的DC成分。不用冗余位，按(1，k)RLL规则，利用可将4位变换成6位的编码表，进行k＝7或8的限制下的DC成分抑制。
- 调制方法与装置，解调方法与装置，传输方法与传输装置-200410039607.7
- 速水淳 - 日本胜利株式会社
- 2001-12-31 - 2004-09-15 -
- 本发明在将连续的二进制数的数据系列变换成以4位的N倍(N为正整数)为单位的输入数据后，可变换成以6位的N倍(N为正整数)为单位的输出码字串，可以在不对输出码字串中加冗余位的情况下进行DSV控制，有效抑制输出码字串的DC成分。不用冗余位，按(1，k)RLL规则，利用可将4位变换成6位的编码表，进行k＝7或8的限制下的DC成分抑制。
- 调制方法与装置，解调方法与装置，传输方法与传输装置-200410039608.1
- 速水淳 - 日本胜利株式会社
- 2001-12-31 - 2004-09-15 -
- 本发明在将连续的二进制数的数据系列变换成以4位的N倍(N为正整数)为单位的输入数据后，可变换成以6位的N倍(N为正整数)为单位的输出码字串，可以在不对输出码字串中加冗余位的情况下进行DSV控制，有效抑制输出码字串的DC成分。不用冗余位，按(1，k)RLL规则，利用可将4位变换成6位的编码表，进行k＝7或8的限制下的DC成分抑制。
- 字符串处理装置、字符串处理方法和成像装置-200410005287.3
- 松田透 - 株式会社理光
- 2004-01-24 - 2004-08-11 -
- 公开了一种将由第一种编码方法编码的字符串转换成从多种编码方法中选出的第二种编码方法的字符串处理装置。该字符串处理装置包括选择编码方法的编码方法确定部件，并在将字符串转换成所选编码方法时，相对于每种所选的编码方法来获得数量信息及位置信息的至少其中之一，并且根据所述数量信息及位置信息的至少其中之一来确定第二种编码方法。
- 数字调制方法、数字调制电路、数字解调电路和数字解调方法-97180505.9
- 国狭亚辉臣;伊藤修朗;高桥诚一郎 - 三洋电机株式会社
- 1997-10-09 - 2004-07-14 -
- 一种数字调制方法，在输入块(变换前)的最前面对多种t比特的初始数据分别进行多重化处理，生成多种多重化块，对于该多种多重化块的每一种，对最前面的t比特与其之后的t比特进行“异”运算，利用该运算结果置换该之后的t比特，对该置换后的t比特与其之后的t比特进行“异”运算，利用该运算结果置换该之后的t比特，以下，以同样方式进行卷积处理，分别对由该卷积处理生成的多种变换后块的直流分量进行运算，对各直流分量的绝对值的大小相互间进行比较，选择最小的变换后块，向外部输出。
- 数据记录/再现装置-200310123775.X
- 门川雄一;清水明彦 - 株式会社理光
- 2003-10-21 - 2004-06-16 -
- 一种数据记录装置，包括：块划分单元，将一系列用户数据块划分为第一块和第二块；多个多级数据产生单元，根据第一和第二块产生多级数据块；组数据存储单元，存储与一个用户数据块相应的第一和第二组编码数据；多个平均单元，每个都根据一个块的多级数据来计算DC电平的平均值；电平比较单元，将每个DC电平的平均值与预定值进行比较；修正数据产生单元，使用比较结果产生来修正数据；数据选择单元，选择第一和第二组编码数据中的一个；和输出存储单元，存储使用选择的编码数据产生的第一块、第二块和修正数据。
- 调制方法与装置,解调方法与装置,传输方法与传输装置-01145054.1
- 速水淳 - 日本胜利株式会社
- 2001-12-31 - 2004-05-05 -
- 本发明在将连续的二进制数的数据系列变换成以4位为单位的输入数据后，可变换成以6位为单位的输出码字串，可以在不对输出码字串中加冗余位的情况下进行DSV控制，有效抑制输出码字串的DC成分。不用冗余位，按(1，k)RLL规则，利用可将4位变换成6位的编码表，进行k＝7或8的限制下的DC成分抑制。
- 调制设备和方法以及DSV控制比特产生方法-02805660.4
- 中川俊之;冈村完成;飞田实 - 索尼公司
- 2002-12-10 - 2004-05-05 -
- 一种调制设备、一种调制方法和一种DSV控制比特产生方法，能够抑制调制设备的电路规模的增长。将输入数据串提供给DSV控制比特确定部件(31)，DSV控制比特确定部件(31)确定要被插入到输入数据串中的DSV控制比特。同时，将输入数据串提供给延迟处理部件(32)，将其延迟预定延迟时间，然后将其提供给确定DSV控制比特插入部件(33)。确定DSV控制比特插入部件(33)将DSV控制比特插入到由延迟装置提供的输入数据串的预定位置，并将该输入数据串提供给调制部件(34)。调制部件(34)根据预定变换规则(例如1，7PP调制)，将插入DSV控制比特的输入数据串调制成码串。
- 数字图像传输用编码器-01809913.0
- 冈村淳一;辻田达男 - 哉英电子股份有限公司
- 2001-01-24 - 2003-09-10 -
- 提供一种以少硬件量高速且低消耗功率地进行DVI(DigitalVisualInterface)标准编码的电路。在DVI编码电路中，将判断编码电路的输入信号的“H”电平的位数和“L”电平的位数中哪一个多的电平数比较电路22的输入作成7位。根据电平数比较电路22的输出，降低相邻位间迁移数的迁移数减少电路23的输出可被4位反转。实现输出信号的直流平衡的DC平衡电路24由4位寄存器31和电平数差计算电路27以及条件判定电路28、位反转电路29和加法电路30构成。电平数差计算电路27将迁移数减少电路23的输出8位和上述编码电路的输入信号4位作为其输入。
- 数字信号的调制方法、调制装置及记录媒体-02122587.7
- 速水淳;冲刚;黑岩俊夫 - 日本胜利株式会社
- 2002-06-14 - 2003-01-29 -
- 本发明的目的是实现一种数字调制信号的生成方法，用于当通过预定的方法来进行游程编码及NRZI变换来生成数字调制信号时，进行不会发生低频成分的高性能的DSV控制。通过同步字生成部123来生成通过NRZI变换而得到互不相同的极性的反转次数的第一和第二同步字，接着这两个同步字，参照游程编码表13来配置生成的编码数据，来生成第一和第二码字序列数据。在这些码字序列数据中，通过峰值比较部129来把当进行NRZI变换时产生的直流成分小的一方的码字序列数据与在DSV运算峰值存储器126、127中所存储的DSV运算结果进行比较。选择作为小的一方的直流成分数据而得到的一方的码字序列数据。
- 维特比译码器-98118015.9
- 崔圣汉;孔骏镇 - 三星电子株式会社
- 1998-08-05 - 2003-01-01 -
- 在为提高译码速度而使用多个加-比-选(ACS)部件的维特比译码器中，公开一种用于提供和存储状态量度的装置，该状态量度用于ACS操作。维特比译码器中的状态量度存储器使用双端口存储器，在单个存储器包括一个存储体，用于读和写由ACS部件产生的N个状态量度中的前一半状态量度；两个存储体，用于每当输入一个码字时交替地读和写后一半的状态量度。因此，与传统装置相比，大大地减少了用于存储状态量度的存储容量。
- 记录方法与装置、传输媒体与装置、重放方法与装置、接收装置-02102875.3
- 冲刚;速水淳 - 日本胜利株式会社
- 2002-01-28 - 2002-09-25 -
- 本发明的目的是提高编码率来寻求记录媒体或者传输媒体的高密度化。提供一种记录方法,使用多个编码表把p比特的输入数据字变换为q比特(其中q>p)的码字,当在光盘和磁盘等的记录媒体上记录、重放直接结合该码字的码字列,或者通过传输部传输码字列时,在记录媒体上记录这样生成的记录信号在进行DSV控制并且满足预定的游程长度限制规则而输出的码字列中每隔预定的码字数插入重放数据解码用的同步信号,其特征在于,上述p比特为8比特,上述q比特为15比特,上述游程长度限制规则为除同步信号外,对码字进行NRZI变换的信号的最小游程长度为3T,最大游程长度为11T、12T、13T、14T之一。
- 同步信号生成方法、记录装置与记录媒体、传输装置与传输媒体-02102441.3
- 冲刚;速水淳 - 日本胜利株式会社
- 2002-01-18 - 2002-09-11 -
- 将重放数据解码用的同步信号插入到代码字串。用多个编码表将p比特的输入数据字变换成q比特(其中,q>p)代码字,将使该代码字之间直接结合的代码字串记录在光盘或磁盘等记录媒体上和进行重放,或在通过传输部传输代码字串时,同步帧由同步信号和满足最小游程长度和最大游程长度限制的代码字串组成,上述同步信号可与满足规定的游程长度限制规则的代码字串分离,并且由用于识别一个扇区内的位置的特定码、以及游程长度比规定的游程长度限制规则的最大游程长度大1T以上的第一比特码型和接续该第一比特码型游程长度比最小游程长度大的第二比特码型组成的同步码型来构成。
- 专利分类
