[发明专利]一种时钟保持系统、方法及存储设备在审
| 申请号： | 202310993732.4 | 申请日： | 2023-08-08 |
| 公开（公告）号： | CN116722868A | 公开（公告）日： | 2023-09-08 |
| 发明（设计）人： | 冯笑阳 | 申请（专利权）人： | 苏州浪潮智能科技有限公司 |
| 主分类号： | H03L7/14 | 分类号： | H03L7/14;G06F1/14 |
| 代理公司： | 北京连和连知识产权代理有限公司 11278 | 代理人： | 黄艳南;陈黎明 |
| 地址： | 215000 江苏省苏州*** | 国省代码： | 江苏;32 |
| 权利要求书： | 暂无信息 | 说明书： | 暂无信息 |
| 摘要： | 本发明涉及计算机技术领域，尤其涉及一种时钟保持系统、方法及存储设备。所述系统包括：由主板产生的第一时钟信号；由晶振产生的第二时钟信号；掉电保护芯片；时钟控制单元，所述时钟控制单元的两个输入端分别与所述第一时钟信号和所述第二时钟信号连接，所述时钟控制单元用于对所述第一时钟信号进行检测以生成检测结果，并根据所述检测结果从所述第一时钟信号和所述第二时钟信号中选择其中一个作为目标时钟输入，并基于所述目标时钟输入为所述掉电保护芯片提供第三时钟信号。本发明的方案不再依赖电源的掉电状态检测，显著提升了时钟保持的时效性，适合各类具备掉电保护功能的存储器件，具有较好的通用性。 | ||
| 搜索关键词： | 一种 时钟 保持 系统 方法 存储 设备 | ||
【主权项】：
暂无信息
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于苏州浪潮智能科技有限公司，未经苏州浪潮智能科技有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/202310993732.4/，转载请声明来源钻瓜专利网。
- 同类专利
- 锁相环的校准方法及相关电路-202310379773.4
- D·N·佛图内托;A·卡尔卡格诺;M·文斯圭拉;A·斯库德里;G·科森蒂诺 - 意法半导体股份有限公司
- 2023-04-11 - 2023-10-20 - H03L7/14
- 本公开涉及锁相环的校准方法及相关电路。锁相环电路中的压控振荡器经由后续减半步骤序列在候选频带集合中经由二分搜索来校准，所述后续减半步骤序列产生所述候选频带集合的缩减子集。所述缩减子集具有相应的上限值和下限值以及中心值。由所述序列中的索引i的所述减半步骤产生的所述子集的所述中心值是由所述序列中的索引i‑1的所述减半步骤产生的所述子集的所述上限值和所述下限值的所述平均值的函数。
- 一种校准显示驱动芯片内部OSC数值方法-202310761582.4
- 邱勇滨;易浩然 - 深圳市维立科技有限公司
- 2023-06-26 - 2023-09-26 - H03L7/14
- 本发明涉及一种校准显示驱动芯片内部OSC数值方法，通过将校准任务进行拆分，将高位和低位数据分次分别进行获取和比较，从而通过两步完成OSC数值的校准，而一来不会调整到较高的频率范围，可以避免分频是翻转带来的斜率误差，二来在适用于动态校准环境中，无需较高的刷新频率也能保持一个较为精确的校准结果，同时运算量较小，提高效率。
- 一种高精度时钟保持算法-202310721583.6
- 裴济杰 - 泰莯微电子技术（苏州）有限公司
- 2023-06-16 - 2023-09-15 - H03L7/14
- 本发明涉及时钟保持技术领域，且公开了包括数字锁相环系统与时钟保持系统；所述数字锁相环系统输入为1频秒时钟，用于解调GPS或北斗时钟与本地的高精度原子时钟源，本地晶体假设为10MHz的OCXO，处于自由振荡状态，本地晶体产生的频率经过适当分频后与输入的1PPS时钟同时输入鉴相器进行鉴相，以得到两个频率源的相位差，计算得到本地晶体振荡器的频率误差。该高精度时钟保持算法，在保持模块正常锁定状态下，相位采集的精度更高，可以达到1*10‑11的数量级，在各种工作条件下，保证24小时内的最大的相位误差小于1.5微秒，算法具有记忆性，可以使用多次的学习结果，加快再次工作后的学习过程，可以使用较通用的恒温晶体振荡器，降低实现成本。
- 一种时钟保持系统、方法及存储设备-202310993732.4
- 冯笑阳 - 苏州浪潮智能科技有限公司
- 2023-08-08 - 2023-09-08 - H03L7/14
- 本发明涉及计算机技术领域，尤其涉及一种时钟保持系统、方法及存储设备。所述系统包括：由主板产生的第一时钟信号；由晶振产生的第二时钟信号；掉电保护芯片；时钟控制单元，所述时钟控制单元的两个输入端分别与所述第一时钟信号和所述第二时钟信号连接，所述时钟控制单元用于对所述第一时钟信号进行检测以生成检测结果，并根据所述检测结果从所述第一时钟信号和所述第二时钟信号中选择其中一个作为目标时钟输入，并基于所述目标时钟输入为所述掉电保护芯片提供第三时钟信号。本发明的方案不再依赖电源的掉电状态检测，显著提升了时钟保持的时效性，适合各类具备掉电保护功能的存储器件，具有较好的通用性。
- 混合式RC/晶体振荡器-201780005542.X
- 贾森·萨克斯 - 密克罗奇普技术公司
- 2017-04-20 - 2023-09-01 - H03L7/14
- 本发明涉及一种振荡器，其包含可调谐振荡器、与所述可调谐振荡器的输出及到所述振荡器的输入通信地耦合的相位检测器电路、及经配置以基于所述可调谐振荡器的输出与在到所述振荡器的所述输入处接收的外部谐振元件的输出之间的相位检测而调整所述可调谐振荡器的频率的振荡器控制器电路。
- 一种实时监测锁相环电路锁定状态的锁定指示电路-202011145211.6
- 朱颖申;张建恩 - 北京无线电测量研究所
- 2020-10-23 - 2023-07-07 - H03L7/14
- 本发明的实施例公开一种实时监测锁相环电路锁定状态的锁定指示电路，其特征在于，包括：混频器、滤波器、运算放大器、比较器和FPGA芯片；其中，所述混频器本振端接收所述锁相环电路的参考信号F
- 一种基于延时信号消去算子的单相锁频环及其实现方法-201911116049.2
- 于晶荣;石文帅;陈壮深;粟梅 - 中南大学
- 2019-11-14 - 2023-06-13 - H03L7/14
- 本发明公开了一种基于延时信号消去算子的单相锁频环及其实现方法，步骤1：让v(k)通过αβDSC算子得到两相信号v
- 一种改进型DSOGI-PLL锁相环-202310092088.3
- 柯善文;李玉忍;梁波 - 西北工业大学
- 2023-02-09 - 2023-05-12 - H03L7/14
- 本发明为一种改进型DSOGI‑PLL锁相环，涉及无线电技术领域，包括依次连接的clark变换器、改进型滤波结构、正序计算模块、park变换器、比例积分调节器、第一加法器以及第一积分环节；第一积分环节的输出端还与park变换器连接；第一加法器的输出端还与改进型滤波结构输入端连接；改进型滤波结构包括多个SOGI模块，多个SOGI模块串联，每个SOGI模块均为两个SOGI级联，可以滤除电源电压中的间谐波，从而实现准确地锁相。该锁相环结构具有较好的动态性能和谐波抑制效果。
- 一种展频时钟发生器及电子设备-202011570141.9
- 殷晓文;吴斯敏;惠新英 - 上海艾为电子技术股份有限公司
- 2020-12-26 - 2023-03-24 - H03L7/14
- 本发明公开了一种展频时钟发生器及电子设备，包括调制周期模块电路、展频深度模块电路和时钟电路，调制周期模块电路对时钟电路输出的基频进行分频，得到展频周期信号、展频方向切换信号和充电脉冲周期信号，对充电脉冲周期信号进行处理得到充电脉冲信号，展频深度模块电路基于展频周期信号、展频方向切换信号和充电脉冲信号产生偏置电流，并将偏置电流输入至时钟电路，使时钟电路基于偏置电流生成展频。由于调制周期模块电路、展频深度模块电路和时钟电路均集成在展频时钟发生器芯片电路的内部，因此实现了在生成展频的同时无需在展频时钟发生器芯片电路的外部增加外围器件，从而缩小了整个电路的版图面积，降低了增加外围器件带来的硬件成本。
- 一种基于正交信号发生的单相电压软锁相环-202110663034.9
- 袁莉芬;安定国;何怡刚;李兵;佐磊;尹柏强 - 合肥工业大学
- 2021-06-15 - 2021-10-22 - H03L7/14
- 本发明公开了一种基于正交信号发生的单相电压软锁相环，包括正交信号产生模块、正交信号处理模块相角估计模块。所述正交信号产生模块产生一个与输入信号正交的信号，然后将输入信号和该正交信号都输入到正交信号处理模块中；正交信号模块的输入信号是原始输入信号和正交信号产生模块的输出信号；相角估计模块的输入信号是正交信号处理模块的输出信号，相角输出模块处理过的信号送入正交信号产生模块，相角输出模块的输出信号送入正交信号处理模块。本发明的锁相环设计了正交信号产生模块与处理模块，达到了消除锁相环稳态时二倍频分量对锁相结果的影响，同时保证了锁相环动态响应的性能。本发明用于非理想电网条件下相位和频率的在线准确估计。
- 一种基于晶振间秒脉冲同步技术的电子设备对时和守时方法-202010674857.7
- 贺强;丛春涛;郝磊;刘鑫;林健 - 积成电子股份有限公司
- 2020-07-14 - 2020-10-23 - H03L7/14
- 本发明公开了一种基于晶振间秒脉冲同步技术的电子设备对时和守时方法，涉及时钟同步技术领域。方法包括：S01、检测外部时钟源对时信号秒脉冲是否存在，如果存在，则使用外部时钟源对时信号秒脉冲同步电子设备的普通晶振秒脉冲和高稳晶振秒脉冲；如果不存在，则使用电子设备的高稳晶振秒脉冲同步普通晶振秒脉冲；S02、重复步骤S01。本发明使用普通晶振产生的秒脉冲作为系统秒脉冲，采用外部时钟源对时信号或高稳晶振秒脉冲对普通晶振秒脉冲进行同步，实现了高精度对时和守时功能，提高了时钟系统的可靠性。
- 用于基于连续时间增量总和调制器的模数转换器的锁相环-202010239909.8
- 阿卜杜勒克里姆·L·科班 - 硅谷实验室公司
- 2020-03-30 - 2020-10-09 - H03L7/14
- 本发明公开了锁相环，该锁相环包括第一振荡器，其提供具有第一抖动分量的第一振荡器信号；和第二振荡器，其提供具有第二抖动分量的第二振荡器信号。第二抖动分量高于第一抖动分量。选择器电路选择第一振荡器信号或第二振荡器信号作为锁相环输出信号。第一振荡器信号和第二振荡器信号可以具有不同的频率，而较低频率的信号具有更大抖动。产生较少抖动的信号的振荡器会消耗更多功率。连续时间增量总和调制器模数转换器(ADC)接收锁相环输出信号作为输入时钟信号。向ADC提供输入信号的放大器的高增益设置选择较低的抖动信号输入时钟信号，以及较低的增益设置选择较高的抖动输入时钟信号。
- 一种基于记忆电压原理的锁相环控制方法及系统-202010489643.2
- 陈争光;王兴国;杜丁香;梁英;杨国生;周泽昕;郭雅蓉;曹虹;王书扬;戴飞扬;蔡文瑞;刘佳琪;王文焕;顾琦;文芳;罗来龙;陈禹志;孙晓佳;王超;徐攀峰;罗忠军;陈利;李万智;边巴;尹祖军;王鑫;刘涛;于壮状 - 中国电力科学研究院有限公司;国网西藏电力有限公司
- 2020-06-02 - 2020-10-09 - H03L7/14
- 本发明公开了一种基于记忆电压原理的锁相环控制方法及系统，包括：利用录波装置实时地跟踪电网正常工作时的电网电压，并将所述电网电压作为记忆电压进行存储；判断电网发生故障时的第一电压是否满足预设的电压要求，并获取判断结果；若所述判断结果指示所述第一电压不满足预设的电压要求，则切换锁相环控制环节PLL的输入电压，根据所述记忆电压将故障时刻前的预设个数的周波波形作为PLL的输入，使得PLL输出正确的相位信息。本发明的方法在电网电压严重跌落时，根据记忆电压，将故障前的电压作为锁相环PLL的输入信号进行锁相，防止光伏输出电流畸变，能够有效降低差动电流中的二次谐波含量，防止二次谐波制动判据的误闭锁。
- 基准信号产生装置-201580066032.4
- 桥本邦彦 - 古野电气株式会社
- 2015-11-10 - 2020-08-25 - H03L7/14
- 课题在于解决如下问题：在为了得到与参考信号同步的信号而具备将数字信号转换为模拟信号施加给电压控制振荡器来进行控制的同步电路的基准信号产生装置中，不能取得参考信号的保持控制时的量化误差累积。解决手段在于，基准频率产生装置(10)具备相位同步电路(25)和控制部(11)。相位同步电路(25)根据基于参考信号而得到的控制信号，对振荡部(27)输出的基准信号进行控制。在不能取得参考信号的情况下，控制部(11)生成自运行用控制信号来对振荡部(27)进行控制。振荡部(27)根据所输入的离散值进行振荡。在控制部(11)的后级，配置对控制部(11)的自运行用控制信号进行调制的数字型的ΔΣ调制器(15)。
- 用于提供分频时钟的设备及方法-201880081563.4
- 佐藤康夫 - 美光科技公司
- 2018-12-19 - 2020-08-04 - H03L7/14
- 描述用于提供分频时钟的设备及方法。实例设备包含第一电路，其经配置以至少部分地响应于第一输入时钟而提供第一中间时钟，所述第一中间时钟的频率低于所述第一输入时钟的频率，并且所述设备进一步包含第二电路，其经配置以至少部分地响应于第二输入时钟而提供第二中间时钟及第三中间时钟，所述第二中间时钟与所述第三中间时钟互补并且所述第二中间时钟的频率低于所述第二输入时钟的频率。所述设备进一步包含第三电路，其经配置至少部分地响应于所述第一及第二中间时钟而选择及提供所述第二及第三中间时钟中的一者作为输出时钟。
- 接收装置-201580016757.2
- 藤田悠介;三浦贤;久保俊一 - 哉英电子股份有限公司
- 2015-03-11 - 2020-03-24 - H03L7/14
- 接收装置(20)具有电压控制振荡器(22)、采样部(23)、控制电压生成部(24)、异常检测部(25)以及控制电压保持部(26)。控制电压保持部(26)保持从控制电压生成部(24)输出的控制电压Vc的值，在异常检测部(25)检测到数字信号的异常时，对电压控制振荡器(22)赋予检测到该异常前所保持的控制电压。
- 用于对锁相环进行快速收敛的增益校准的电子电路及方法-201910005270.4
- 姚志伟;倪熔华 - 三星电子株式会社
- 2019-01-03 - 2019-07-12 - H03L7/14
- 本文中公开一种用于对锁相环(PLL)进行快速收敛增益校准的电子电路及方法。根据一个实施例，一种方法包括：由电压产生电路接收输入值，所述输入值代表采样电压与参考电压之间的差；以及由所述电压产生电路通过基于由所述输入值代表的差产生电压输出来调整所述参考电压。
- 时钟同步-201780057997.6
- J·布莱克;C-H·王;J·杨 - 高通股份有限公司
- 2017-08-31 - 2019-05-03 - H03L7/14
- 公开了一种用于同步分配在无线设备内的时钟信号的装置和方法。在一些实施例中，本地振荡器(LO)时钟信号被缓冲并且分配给无线设备内的两个或更多个收发器。每个收发器可以包括用于对所分配的LO时钟信号进行分频并且生成输出时钟信号的可配置时钟分频器。相位检测器比较来自每个可配置时钟分频器的输出时钟信号，并且根据所确定的相位差生成输出信号。相位检测器输出信号可以使得至少一个可配置时钟分频器修改其相应的输出时钟信号，并且从而在不同的可配置时钟分频器之间同步输出时钟信号。在一些实施例中，来自可配置时钟分频器的时钟信号可以被修改(移位)约90度或180度。
- 用于锁相环的快速频率扼制和重新锁定技术-201580045062.7
- I·A·高尔顿;M·佩德拉利-诺伊 - 高通股份有限公司
- 2015-07-28 - 2017-04-19 - H03L7/14
- 本公开的某些方面支持一种用于在锁相环(PLL)装置中快速频率扼制和重新锁定的方法和设备。本公开的方面展示了一种用于操作在用于产生周期性信号的PLL装置的开环控制(OLC)模式中的方法和设备。在OLC模式期间，可以禁用与PLL装置的数字受控振荡器(DCO)接口的电路的钟控。可以通过输入至DCO中的数字控制字直接地控制由DCO所产生周期性信号相关联的PLL输出频率。
- 基准频率产生装置-201180006039.9
- 小和田真也 - 古野电气株式会社
- 2011-01-07 - 2012-10-03 - H03L7/14
- 基准频率产生装置（10）具备同步回路（30）、温度检测部（17）以及控制部（11）。同步回路根据基于参考信号得到的控制信号，对由压控振荡器（15）输出的基准频率信号进行控制。温度检测部检测压控振荡器的使用温度。控制部若不能取得参考信号，则基于使用温度的温度梯度的时间变化率，进行考虑到压控振荡器的老化特性的畸变的修正，基于该修正内容，生成自由运行用控制信号并对压控振荡器进行控制。
- 一种锁相环稳定电路-201120282326.X
- 方华 - 广州魅视电子科技有限公司
- 2011-08-04 - 2012-05-23 - H03L7/14
- 本实用新型涉及一种数字PWM输出的锁相环稳定电路，所述电路包括调频接收模块、MCU控制模块、PWM模块、稳频模块、频率合成发生模块和输出模块；其中调频接收模块用于接收红外调频信号，MCU控制模块与所述调频接收模块连接，用于控制电路的接收频率，并传递所述红外调频信号；PWM模块与所述MCU控制模块连接，用于将接收的红外调频信号进行滤波和放大；稳频模块与所述PWM模块连接，用于稳定所述红外调频信号；频率合成发生模块与所述MCU控制模块和稳频模块连接，与所述稳频模块一起将所述红外调频信号稳定在多个不同的频率点；输出模块与所述稳频模块连接，用于将稳频后的信号输出。
- 基准频率产生装置-201080015220.1
- 宫原一典 - 古野电气株式会社
- 2010-04-15 - 2012-03-21 - H03L7/14
- 基准频率产生装置(11)具有GPS接收机(21)、PLL回路(31)、检测器(28)、存储部(29)、控制部(22)。PLL回路(31)根据基于来自GPS接收机(21)的参考信号而得到的同步控制信号控制数控振荡器(26)。同步控制信号的控制值与当时的电压值以及温度的对应关系一直存储在存储部(29)中。不能取得参考信号的情况下，控制部(22)基于上述对应关系与检测器(28)检测出的电压以及温度决定自由运行控制信号，控制数控振荡器(26)。
- 电压保持电路-201110044121.2
- 赖佑生;张峰嘉 - 钰创科技股份有限公司
- 2011-02-17 - 2011-08-17 - H03L7/14
- 一种电压保持电路包括一第一开关、一第二开关、一第三开关、一第四开关、一运算放大器以及一电容。根据该第一开关至第四开关的切换，该运算放大器形成一单位增益缓冲器，在正常操作的状态下，该运算放大器的正输入端电性连接于一节点，该运算放大器的输出端电性连接于该电容，所以该电容的电压等于该节点的电压；在电源关闭的状态下，该运算放大器的正输入端电性连接于该电容，该运算放大器的输出端电性连接于该节点，所以该节点的电压等于该电容的电压。因此，该电压保持电路可于电源关闭的状态下保持该节点的电压。
- 振荡频率控制电路-200780025824.2
- 大西直树 - 日本电波工业株式会社
- 2007-10-31 - 2009-07-22 - H03L7/14
- 本发明提供一种振荡频率控制电路，矫正自身的频率，即使在没有高稳定的基准信号的输入而自运行时，也可以稳定地确保振荡频率。振荡频率控制电路，具有：电压控制振荡器(15)；分频器(16)；相位比较器(12)；环路滤波器(14)；检波电路(17)；对外部基准信号进行检波；PWM电路(22)，如果被输入脉冲生成的信息，则生成脉冲并输出到环路滤波器(14)；存储器(21)，存储电压信息和所对应的脉冲生成的信息；开关(13)，对相位比较器(12)与环路滤波器(14)的连接进行接通/断开；以及CPU(20)，如果由检波电路(17)检测出的外部基准信号的电平为恰当范围内，则将开关(13)设为接通，如果电平为恰当范围外，则将开关(13)设为断开，向PWM电路(22)输出存储在存储器(21)中的脉冲生成的信息。
- PLL装置-200780010964.2
- 大西直树;岩松俊一;盐原毅 - 日本电波工业株式会社
- 2007-03-30 - 2009-04-15 - H03L7/14
- 本发明提供一种PLL装置，其目的在于在使来自电压控制振荡部的频率信号与来自外部的基准频率信号同步并加以输出的PLL装置中，即使在来自外部的基准频率信号中发生了不良，也能够抑制频率的变动。作为具体的解决方法，对来自外部的基准频率信号的信号电平进行监视，在该信号电平在设定范围内时，使用由相位差数据制作单元制作的与相位差相关的数据进行PLL控制，在上述信号电平偏离设定时，识别为信号的供给被停止或发生了异常，切换至存储在存储部中的与相位差相关的数据、例如存储的最新的数据或预先制作的数据，进行PLL控制。
- PLL控制电路-200680041091.7
- 大月道仁;祐川正纯;岩崎充孝;塚越敏弘 - 日本电气株式会社;株式会社理光
- 2006-11-01 - 2008-11-05 - H03L7/14
- 在响应参考时钟而输出PLL时钟的PLL控制电路中具有频率调节电路，该频率调节电路进行频率调节，以使PLL时钟的频率在参考时钟发生变动时也实质上保持恒定。该频率调节电路使确定PLL时钟的频率的计数器的设定值响应参考时钟频率的变动而变化。
- 电压保持电路以及时钟同步电路-200610066337.8
- 渡边和彦 - 三洋电机株式会社
- 2006-03-30 - 2006-10-04 - H03L7/14
- 本发明的目的在于提供一种在抑制成本的同时可以长时间保持输入信号的电压的电压保持电路以及具有电压保持电路的时钟同步电路。具有：电压比较部(110)，其输出从外部输入的控制信号的电压与输出的模拟保持信号的电压的比较结果；数字值保持部(120)，其根据比较结果增减作为正保持的数字值的保持值，并输出作为根据保持值生成的数字值的数字保持信号；和D/A转换部(130)，其将数字保持信号转换为模拟值，并作为模拟保持信号进行输出。
- 专利分类
