[发明专利]三分频电路有效
| 申请号： | 202211290241.5 | 申请日： | 2022-10-21 |
| 公开（公告）号： | CN115378424B | 公开（公告）日： | 2023-02-17 |
| 发明（设计）人： | 王亚宁;杨海玲;黄耀;张南平;皮常明 | 申请（专利权）人： | 上海集成电路研发中心有限公司 |
| 主分类号： | H03K23/60 | 分类号： | H03K23/60 |
| 代理公司： | 上海思微知识产权代理事务所(普通合伙) 31237 | 代理人： | 曹廷廷 |
| 地址： | 201210 上海市浦*** | 国省代码： | 上海;31 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 本发明提供了一种三分频电路，包括：第一D触发器、第二D触发器、或非门电路和二分频电路；第一D触发器的第一时钟端接第一时钟信号；第二D触发器的第一时钟输入端接第二时钟信号；第一D触发器的第一输出端接或非门电路的第一输入端，并反馈至第一D触发器的第一输入端和第二D触发器的第三输入端；第二D触发器的第一输出端接或非门电路的第三输入端，并反馈至第一D触发器的第三输入端和第二D触发器的第一输入端号；或非门电路的第一输出端接二分频电路，二分频电路将或非门信号进行二分频处理；其中，第一时钟信号和第二时钟信号的相位相差180°，第一D触发器、第二D触发器、或非门电路和二分频电路均为电流模式逻辑电路。 | ||
| 搜索关键词： | 分频 电路 | ||
【主权项】：
暂无信息
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于上海集成电路研发中心有限公司，未经上海集成电路研发中心有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/202211290241.5/，转载请声明来源钻瓜专利网。
- 同类专利
- 三分频电路-202211290241.5
- 王亚宁;杨海玲;黄耀;张南平;皮常明 - 上海集成电路研发中心有限公司
- 2022-10-21 - 2023-02-17 - H03K23/60
- 本发明提供了一种三分频电路，包括：第一D触发器、第二D触发器、或非门电路和二分频电路；第一D触发器的第一时钟端接第一时钟信号；第二D触发器的第一时钟输入端接第二时钟信号；第一D触发器的第一输出端接或非门电路的第一输入端，并反馈至第一D触发器的第一输入端和第二D触发器的第三输入端；第二D触发器的第一输出端接或非门电路的第三输入端，并反馈至第一D触发器的第三输入端和第二D触发器的第一输入端号；或非门电路的第一输出端接二分频电路，二分频电路将或非门信号进行二分频处理；其中，第一时钟信号和第二时钟信号的相位相差180°，第一D触发器、第二D触发器、或非门电路和二分频电路均为电流模式逻辑电路。
- 一种异步格雷码计数器-201810014268.9
- 罗凌子;鲁文高;陈中建;张雅聪 - 北京大学（天津滨海）新一代信息技术研究院
- 2018-01-08 - 2021-05-25 - H03K23/60
- 本发明公开了一种异步格雷码计数器，包括顺序相连的标志信号产生电路和触发器级联电路。所述标志信号产生电路的D触发器的反相输出端既连接自身的正相输入端，也连接所述触发器级联电路的第一级D触发器的时钟输入端。所述D触发器包括两个串联的、受控条件相异的锁存器。触发器级联电路实现基本格雷码计数功能。利用本发明给出的电路，可以有效解决同步格雷码计数器面积大功耗高的现象，并与异步二进制计数器相比提高了电路的稳定性和可靠性。
- 一种三值绝热JKL触发器及绝热九进制异步计数器-201110311268.3
- 汪鹏君;梅凤娜 - 宁波大学
- 2011-10-14 - 2012-03-28 - H03K23/60
- 本发明公开了一种三值绝热JKL触发器，包括三值绝热JKL基本电路和DTCTGAL缓冲器，三值绝热JKL基本电路的信号输入端与DTCTGAL缓冲器的信号输出端连接，三值绝热JKL基本电路的信号输出端与DTCTGAL缓冲器的信号输入端连接，三值绝热JKL基本电路的互补信号输出端与DTCTGAL缓冲器的互补信号输入端连接，三值绝热JKL基本电路和DTCTGAL缓冲器均接入幅值电平对应逻辑1的功率时钟信号、幅值电平对应逻辑2的第一时钟脉冲信号和幅值电平对应逻辑2的第二时钟脉冲信号，DTCTGAL缓冲器的延迟时间与三值绝热JKL基本电路的延迟时间相同，均为半个时钟周期；优点是电路具有极低的功耗，并且在具有能量恢复特性的同时，实现了绝热电路的三值输入和输出，且电路具有较高的信息密度，工作可靠性高。
- 低电压静态分频器集成电路芯片-201010022736.0
- 黄风义;唐旭升;姜楠 - 东南大学;爱斯泰克(上海)高频通讯技术有限公司
- 2010-01-12 - 2011-07-20 - H03K23/60
- 本发明提供了一种新的低电压静态分频器集成电路芯片，涉及集成电路领域。和已经公开发表的其它结构(如分布式负载结构以及单共栅时钟开关结构)相比，本发明采用的是“全共栅时钟开关”结构，所述结构降低了电源电压，减小了功耗。同时，利用“动态负载”结构，提高了工作频率。电路全部由场效应管构成，降低了芯片面积。本发明采用0.18微米的混合信号金属-氧化物-半导体场效应晶体管工艺进行了设计验证，结果证明了本发明可行性。
- 专利分类
