[发明专利]多级别自旋逻辑在审
| 申请号： | 202211134333.4 | 申请日： | 2016-12-23 |
| 公开（公告）号： | CN115581113A | 公开（公告）日： | 2023-01-06 |
| 发明（设计）人： | S.马尼帕特鲁尼;I.A.扬;D.E.尼科诺夫;U.E.阿夫西;P.莫罗;A.乔德里 | 申请（专利权）人： | 英特尔公司 |
| 主分类号： | H10N52/80 | 分类号： | H10N52/80;H10N52/85;H10N52/01;H03K19/18 |
| 代理公司： | 中国专利代理(香港)有限公司 72001 | 代理人： | 吕传奇 |
| 地址： | 美国加利*** | 国省代码： | 暂无信息 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 所描述的是一种设备，其包括：4状态输入磁体；邻近于所述4状态输入磁体的第一自旋通道区；4状态输出磁体；邻近于4状态输入磁体和4状态输出磁体的第二自旋通道区；以及邻近于所述4状态输出磁体的第三自旋通道区。所描述的是一种设备，其包括：4状态输入磁体；邻近于所述4状态输入磁体的第一滤波器层；邻近于所述第一滤波器层的第一自旋通道区；4状态输出磁体；邻近于所述4状态输出磁体的第二滤波器层；邻近于第一滤波器层和第二滤波器层的第二自旋通道区；以及邻近于所述第二滤波器层的第三自旋通道区。 | ||
| 搜索关键词： | 多级 自旋 逻辑 | ||
【主权项】：
暂无信息
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于英特尔公司，未经英特尔公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/202211134333.4/，转载请声明来源钻瓜专利网。
- 上一篇：利用丝杆传动无配重的强驱型别墅电梯
- 下一篇：淬火机喷嘴参数检测方法及装置
- 同类专利
- 半导体传感器结构-201911155643.2
- M·科尼尔斯;M-C·韦基 - TDK-迈克纳斯有限责任公司
- 2019-11-22 - 2023-09-05 - H10N52/80
- 包括第一半导体晶片和第二半导体晶片的半导体传感器结构及其制造方法，第二半导体晶片具有衬底层，衬底层具有带有至少一个金属连接接触部的集成电路，第一半导体晶片具有第二导电类型的半导体层，其具有带有传感器区域的三维霍尔传感器结构，在前侧上具有彼此间隔开的至少三个第一金属连接接触部，在背侧上具有彼此间隔开的至少三个第二金属连接接触部，连接接触部分别构造在第二导电类型的高掺杂的半导体接触区域上并且在垂直于前侧的投影中错位地布置。第一半导体晶片布置在第二半导体晶片之上，至少一个第二连接接触部至少部分地布置在集成电路的金属连接接触部之上并且材料锁合地连接，从而在霍尔传感器结构与集成电路之间形成电的有效连接。
- 半导体传感器结构-202010036622.5
- M·科尼尔斯;M-C·韦基 - TDK-迈克纳斯有限责任公司
- 2020-01-14 - 2023-09-05 - H10N52/80
- 一种具有第一半导体晶片、第二半导体晶片和绝缘层的半导体传感器结构，其具有上侧和下侧，其中，第二半导体晶片具有衬底层，衬底层具有构造在正侧上的集成电路，集成电路具有构造在正侧上的至少一个金属连接接通部，第二半导体晶片的正侧和第一半导体晶片的正侧分别构造在绝缘层上，第一半导体晶片具有半导体层，半导体层具有三维霍尔传感器结构，三维霍尔传感器结构具有传感器区域，传感器区域由从所述半导体层的背侧延伸至正侧的单片半导体本体构成，在半导体本体的区域中，在正侧上构造彼此间隔开的至少三个第一金属连接接通部，并且在背侧上构造彼此间隔开的至少三个第二金属连接接通部。
- 构件半导体结构-202010036623.X
- M·科尼尔斯;M-C·韦基 - TDK-迈克纳斯有限责任公司
- 2020-01-14 - 2023-09-05 - H10N52/80
- 一种具有半导体层的构件半导体结构，半导体层具有正侧和背侧，在正侧上构造至少一个集成电路，在背侧上构造彼此材料锁合地连接的第一氧化物层和第二氧化物层，设置具有表面和背面的单片构造的半导体本体，半导体本体布置构造在表面和背面之间的传感器区域，传感器区域具有三维等向性霍尔传感器结构，霍尔传感器结构从掩埋的下方面延伸至上侧，在表面上构造至少三个第一高掺杂半导体接通区域，在下方面上分别构造至少三个第二高掺杂半导体接通区域，每个第一半导体接通区域借助对应的第一连接接通部连接，每个第二半导体接通区域借助对应的第二连接接通部连接，在垂直于表面的投影中第一半导体接通区域相对与第二半导体接通区域错位地布置。
- 一种采用双保护环的低失调霍尔器件及其使用方法-202310388847.0
- 徐跃;刘源 - 南京邮电大学
- 2023-04-13 - 2023-07-25 - H10N52/80
- 本发明公开了一种采用双保护环的低失调霍尔器件及其使用方法，其中一种采用双保护环的低失调霍尔器件包括横向层组，所述横向层组包括P型衬底、设置于P型衬底中心区域的N+埋层和设置于N+埋层顶部中心区域的P‑埋层，P‑埋层上方设置有N阱有源区，N+埋层和P‑埋层形成横向保护环；侧围层组，所述侧围层组包括设置于N阱有源区外侧的P型外延层，所述P型外延层中设置有与N+埋层顶部连接的高压N阱，所述P型外延层中设置有与P型衬底顶部连接的高压P阱，高压P阱设置于高压N阱外侧，P型外延层和N+埋层形成纵向保护环；本发明的霍尔器件具有低失调、高灵敏度和强抗干扰能力。
- 磁阻随机存取存储器-202110040287.0
- 潘绪文;袁刚;彭楠;蔡武尧 - 长江存储科技有限责任公司
- 2019-12-24 - 2023-05-19 - H10N52/80
- 一种磁存储器件包括：芯元件；包围芯元件的自由层；包围自由层的阻挡层；以及包围阻挡层的参考层。芯元件的两端分别电耦合至第一电极和第二电极。自由层的磁化方向可以在沿着芯元件流动的电流的影响下在第一方向和第二方向之间切换。阻挡层包括电绝缘材料。参考层电耦合到第三电极。参考层的磁化方向保持沿第一方向或第二方向。
- 一种半导体器件结构及其制造方法、半导体霍尔传感器-202110276101.1
- 王岗;肖韩 - 杭州未名信科科技有限公司;浙江省北大信息技术高等研究院
- 2021-03-15 - 2023-04-18 - H10N52/80
- 本发明公开了一种半导体器件结构及其制造方法、半导体霍尔传感器，其中半导体器件结构包括但不限于半导体基底、阻挡层、阱区结构、隔离层、第一掺杂区结构及第二掺杂区结构。阻挡层形成于半导体基底上。阱区结构形成于阻挡层上，且具有第一掺杂类型。隔离层设置于阱区结构周围，且设置于阻挡层上。第一掺杂区结构形成于阱区结构内，具有第二掺杂类型。其中第一掺杂类型与第二掺杂类型相反。第二掺杂区结构形成于阱区结构内，且具有第一掺杂类型。第二掺杂区结构掺杂浓度大于阱区结构掺杂浓度。本发明能够利用阻挡层截断阱注入，以使霍尔传感器获得更高的灵敏度，通过基于反型杂质注入形成的侧面掺杂区结构极大降低了霍尔传感器的噪声。
- 一种陶瓷气密性封装高灵敏度霍尔元件及其封装装置-202211588489.X
- 刘泽金;周唐;沈娟;王君;严雨宁;陈杰;张佳伟;曹亮 - 南京中旭电子科技有限公司
- 2022-12-12 - 2023-04-07 - H10N52/80
- 本发明公开了霍尔元件技术领域的一种陶瓷气密性封装高灵敏度霍尔元件，包括外壳底座，所述外壳底座内通过银浆固定连接有霍尔元件芯片，所述外壳底座内设置有镀金键合点，所述霍尔元件芯片的键合点和镀金键合点之间连接有金丝，所述霍尔元件芯片上通过环氧树脂粘贴有铁氧体聚磁片，所述外壳底座上设置有金锡焊环，所述金锡焊环上焊接有钼铜盖板，所述外壳底座上固定连接有和镀金键合点电性连接的镀金可伐合金引出端。本发明不易老化同时气密性更好，而且灵敏度更高。
- 电子元件-201710824966.0
- 三林宪右;藤田范章 - 株式会社爱信
- 2017-09-14 - 2023-04-07 - H10N52/80
- 本发明提供一种能够抑制制造成本的成本上升的电子元件。电子元件(1)具备：第一封装(21)，第一封装(21)中封入有元件(35)；引线(23)，引线(23)在第一封装(21)内与元件(35)电连接，在第一封装(21)的外部具有弯曲的弯曲部(60)；第二封装(22)，第二封装(22)设于引线(23)的两端中的不同于连接有第一封装(21)的一端侧的另一端侧；基板(24)，基板(24)具有供引线(23)中的比弯曲部(60)靠第一封装(21)侧的第一封装侧部(51)和第一封装(21)插通的第一孔(41)、及供第二封装(22)的至少一部分插入的第二孔(42)。
- 一种齿轮传感器用三脚芯片外壳-202221809244.0
- 司马剑波 - 圣斯泰克电子科技（苏州）有限公司
- 2022-07-13 - 2023-04-07 - H10N52/80
- 本实用新型公开了一种齿轮传感器用三脚芯片外壳，涉及到齿轮传感器领域，包括上壳体，所述上壳体的前后两侧表面均开设有固定槽，两个所述固定槽内壁的下侧均固定连接有两个固定弹片，两个所述固定弹片相反一侧表面的上侧均固定连接有卡块，所述上壳体的右方设置有下壳体，所述下壳体下侧表面的前后两侧均开设有限位卡槽，所述下壳体上侧表面的前后两侧表面均开设有插槽。本实用新型，通过将三脚芯片放在上壳体和下壳体中，可以对三脚芯片进行有效地保护，同时设置两个卡块，可以将上壳体和下壳体进行卡住，并且保持装置的稳定，操作简单。
- 一种正交垂直的霍尔器件结构-202221943290.X
- 何生生;张仁辉;高博;李泽宏 - 贵州雅光电子科技股份有限公司;贵州恒芯微电子科技有限公司
- 2022-07-26 - 2023-03-28 - H10N52/80
- 本申请公开了一种正交垂直的霍尔器件结构，在角度测量应用中，可减少芯片的面积，降低布局的复杂度。本申请包括：两组五端子霍尔器件，两组所述五端子霍尔器件互相呈90度相交排列，其中，每组所述五端子霍尔器件由两组三端子霍尔器件组成，所述三端子霍尔器件上设置有三个电极，每组所述五端子霍尔器件对应的两组所述三端子霍尔器件的相邻电极通过金属线短接；两组所述五端子霍尔器件以结构中心点形成垂直相交。
- 一种带埋层的垂直霍尔器件结构-202221943524.0
- 何生生;张仁辉;高博;李泽宏 - 贵州雅光电子科技股份有限公司;贵州恒芯微电子科技有限公司
- 2022-07-26 - 2023-03-28 - H10N52/80
- 本申请公开了一种带埋层的垂直霍尔器件结构，用于增加N阱底部的电子浓度，提高垂直霍尔器件结构的灵敏度。本申请包括：P型衬底、N阱及N型重掺杂埋层；所述N阱中设置有N型扩散区和P型扩散区，所述N型扩散区与所述P型扩散区相互交替排列，所述N阱、所述N型扩散区及所述P型扩散区共同形成霍尔效应区域；所述N阱设置在所述P型衬底中，所述N型重参杂埋层位于所述N阱的底部与所述P型衬底之间，且分别与所述底部及所述P型衬底接触。
- 一种量子阱结构及其制造方法-202211682258.5
- 张毅文;孔真真;王桂磊;刘靖雄;任宇辉;吴振华 - 中国科学院微电子研究所;合肥国家实验室
- 2022-12-26 - 2023-03-14 - H10N52/80
- 本申请提供了一种量子阱结构及其制造方法，包括衬底，在衬底上依次层叠第一势垒层、第一量子阱层、第二量子阱层、第二势垒层、顶栅，位于衬底上且与第一势垒层接触的底栅，位于第一量子阱层和第二量子阱层的第一侧侧壁的铝层，还包括位于第一量子阱层和第二量子阱层的第二侧侧壁的第一电极，位于第二量子阱层的第三侧侧壁的第二电极，第二侧侧壁和第三侧侧壁分别与第一侧侧壁相邻。通过量子阱层之间的耦合产生处于玻色‑爱因斯坦凝聚下的超流体相，由于在量子阱的侧壁上设置有铝层实现了将超流体相与超导引线耦合保证了耦合界面清晰，创造出了研究分数量子霍尔效应和超导‑超流体混合量子计算技术的高质量、界面清晰的量子阱结构。
- 高效兼容型量子化霍尔电阻样品-202211505790.X
- 蔡建臻 - 北京东方计量测试研究所
- 2022-11-28 - 2023-03-07 - H10N52/80
- 本发明涉及一种高效兼容型量子化霍尔电阻样品，包括衬底，还包括两个样品主干，两个所述样品主干并列设置于所述衬底上，任一所述样品主干包括：多个电极，所述电极分为多个侧面电极和两个端部电极，多个所述侧面电极设置于所述样品主干的两个侧边，两个所述端部电极分别设置于所述样品主干的两端。本发明，能够使得量子化霍尔电阻样品具有多种阻值，使得一个样品可以具有多种阻值，提升了量子化霍尔电阻样品功能性和兼容性，同时，两个样品主干可以单独使用，大大提升了产品生产过程中的良品率，提升产品稳定性与可靠性。
- 半导体装置及半导体装置的制造方法-202210269219.6
- 飞冈孝明 - 艾普凌科株式会社
- 2022-03-18 - 2023-01-24 - H10N52/80
- 本发明提供一种具有能够提高灵敏度的立式霍尔元件的半导体装置及半导体装置的制造方法。半导体装置包括：第一导电型的半导体基板(10)；以及立式霍尔元件(100)，设置于半导体基板(10)上，立式霍尔元件(100)包括：第二导电型的杂质扩散层(20)，设置于半导体基板(10)上，随着变深而杂质浓度变高；以及三个以上的电极(31～35)，在杂质扩散层(20)的表面设置于一直线上，包含相较于杂质扩散层(20)为高浓度的第二导电型的杂质区域。
- 多级别自旋逻辑-202211134333.4
- S.马尼帕特鲁尼;I.A.扬;D.E.尼科诺夫;U.E.阿夫西;P.莫罗;A.乔德里 - 英特尔公司
- 2016-12-23 - 2023-01-06 - H10N52/80
- 所描述的是一种设备，其包括：4状态输入磁体；邻近于所述4状态输入磁体的第一自旋通道区；4状态输出磁体；邻近于4状态输入磁体和4状态输出磁体的第二自旋通道区；以及邻近于所述4状态输出磁体的第三自旋通道区。所描述的是一种设备，其包括：4状态输入磁体；邻近于所述4状态输入磁体的第一滤波器层；邻近于所述第一滤波器层的第一自旋通道区；4状态输出磁体；邻近于所述4状态输出磁体的第二滤波器层；邻近于第一滤波器层和第二滤波器层的第二自旋通道区；以及邻近于所述第二滤波器层的第三自旋通道区。
- 专利分类
