[发明专利]一种节省芯片面积的方法在审
| 申请号： | 202210745901.8 | 申请日： | 2022-06-28 |
| 公开（公告）号： | CN115064593A | 公开（公告）日： | 2022-09-16 |
| 发明（设计）人： | 龚寒琴 | 申请（专利权）人： | 上海华力集成电路制造有限公司 |
| 主分类号： | H01L29/78 | 分类号： | H01L29/78;H01L21/336 |
| 代理公司： | 上海浦一知识产权代理有限公司 31211 | 代理人： | 戴广志 |
| 地址： | 201203 上海市浦*** | 国省代码： | 上海;31 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 本发明提供一种节省芯片面积的方法，基底上设有不同类型的器件区域，不同类型的器件区域包括core NFET区域、core PFET区域、IO NFET区域、IO PFET区域；不同类型的器件区域的基底上分别形成有栅极；用光刻胶覆盖所述基底上的core NFET区域、core PFET区域、IO NFET区域、IO PFET区域；提供光罩，利用光罩对所述基底进行曝光和显影，使core PFET区域和IO PFET区域被显开；在被显开的core PFET区域和IO PFET区域的基底上进行刻蚀，形成用于生长SiGe的沟槽；在沟槽中沉积SiGe形成外延区。本发明提出在IOPMOS区域采用SiGe工艺，在提高IO PMOS性能的基础上减小IO PMOS有源区宽度，节省了IO区域芯片面积。 | ||
| 搜索关键词： | 一种 节省 芯片 面积 方法 | ||
【主权项】：
暂无信息
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于上海华力集成电路制造有限公司，未经上海华力集成电路制造有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/202210745901.8/，转载请声明来源钻瓜专利网。
- 上一篇：一种西裤铆压纽扣机
- 下一篇：一种半导体晶片厚度检测装置
- 同类专利
- 专利分类
