[实用新型]低导通电阻MOSFET半导体器件

摘要

本实用新型公开一种低导通电阻MOSFET半导体器件，包括至少2个MOS器件单胞，所述MOS器件单胞进一步包括：N型掺杂外延层上部且位于中央区域两侧分别具有P型左基区和P型右基区，所述凸起部的上部具有一P型上基区，所述P型左基区和P型右基区各自上部分别具有重掺杂N型左源极区和重掺杂N型右源极区；一左栅极区、右栅极区分别位于凸起部的两侧；相邻P型左基区和P型右基区之间具有一N掺杂深阱部，此N掺杂深阱部的下端延伸至N型掺杂外延层的下部区域。本发明在同等反向电压的施加下，低了最高电场强度，使空间电荷层中的电场强度得到有效缓解，也降低了漏电流，进而使崩溃效应不容易产生。