[发明专利]融合的存储器和算术电路有效
| 申请号： | 202080052416.1 | 申请日： | 2020-03-20 |
| 公开（公告）号： | CN114128148B | 公开（公告）日： | 2023-03-21 |
| 发明（设计）人： | 丹尼尔·皮尤;雷蒙德·尼森;迈克尔·菲利普·菲顿 | 申请（专利权）人： | 阿和罗尼克斯半导体公司 |
| 主分类号： | H03K19/17736 | 分类号： | H03K19/17736;H03K19/17728;H03K19/17704;H03K19/17796;H03K19/173 |
| 代理公司： | 北京集佳知识产权代理有限公司 11227 | 代理人： | 李德山;刘敏 |
| 地址： | 美国加利*** | 国省代码： | 暂无信息 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | FPGA的重复单元融合了存储器和算术电路。重复单元的多个实例之间的直接连接也是可用的，从而允许将多个重复单元视为更大的存储器或算术电路。通过使用被称为级联输入和输出的这些连接，算术电路的输入和输出带宽进一步增加。算术单元访问来自以下组合的输入：交换结构、存储器电路、重复单元的第二存储器电路、以及级联输入。在一些示例实施方式中，重复单元上的连接的布线是基于制造后配置。在一个配置中，所有连接都由存储器电路使用，从而在写入或读取存储器时允许更高的带宽。在另一配置中，所有连接都由算术电路使用。 | ||
| 搜索关键词： | 融合 存储器 算术 电路 | ||
【主权项】：
暂无信息
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于阿和罗尼克斯半导体公司，未经阿和罗尼克斯半导体公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/202080052416.1/，转载请声明来源钻瓜专利网。
- 同类专利
- 可编程集成电路中的片上网络-202080049992.0
- 肯特·奥尔特纳;特拉维斯·约翰逊;萨尔马·乔纳维图拉 - 阿和罗尼克斯半导体公司
- 2020-03-24 - 2023-03-28 - H03K19/17736
- 提出了用于实现片上网络(NOC)的方法、系统和计算机程序。一个可编程集成电路包括多个集群、内部片上网络(iNOC)和在多个集群外部的外部片上网络(eNOC)。多个集群设置在多个集群行和多个集群列上，每个集群包括可编程逻辑。此外，iNOC包括iNOC行和iNOC列。每个iNOC行被配置成用于传输数据并且包括到集群行中的集群和eNOC的连接，并且每个iNOC列被配置成用于传输数据并且包括到集群列中的集群和eNOC的连接。
- 融合的存储器和算术电路-202080052416.1
- 丹尼尔·皮尤;雷蒙德·尼森;迈克尔·菲利普·菲顿 - 阿和罗尼克斯半导体公司
- 2020-03-20 - 2023-03-21 - H03K19/17736
- FPGA的重复单元融合了存储器和算术电路。重复单元的多个实例之间的直接连接也是可用的，从而允许将多个重复单元视为更大的存储器或算术电路。通过使用被称为级联输入和输出的这些连接，算术电路的输入和输出带宽进一步增加。算术单元访问来自以下组合的输入：交换结构、存储器电路、重复单元的第二存储器电路、以及级联输入。在一些示例实施方式中，重复单元上的连接的布线是基于制造后配置。在一个配置中，所有连接都由存储器电路使用，从而在写入或读取存储器时允许更高的带宽。在另一配置中，所有连接都由算术电路使用。
- 计算数据流架构-202180029952.4
- S·P·扬;B·C·盖德 - 赛灵思公司
- 2021-04-22 - 2022-12-02 - H03K19/17736
- 一种示例集成电路包括：电路区块的阵列；耦合阵列中的电路区块的互连，互连包括互连区块，每个互连区块具有多个连接，多个连接包括到电路区块中的相应一个电路区块的至少一个连接和到至少一个其他互连区块的连接；以及在互连区块中的每个互连区块中的多个局部交叉开关，多个局部交叉开关被耦合以形成非阻塞交叉开关，多个局部交叉开关中的每个局部交叉开关包括用于异步通信的握手电路系统。
- 用于在可重新编程的集成电路器件部分重配置期间确保IO接口稳定的电路和方法-201980075460.1
- D·P·舒尔茨;D·罗宾逊;K·巴塔拉;W·宋 - 赛灵思公司
- 2019-10-16 - 2021-06-25 - H03K19/17736
- 本申请描述了一种在集成电路器件中用于路由数据(Data)的电路(300)。电路(300)包括：输入/输出端口(307)；接口电路(301)，接口电路(301)耦接至输入/输出端口并被配置为接收数据(Data)，所述接口电路包括选择电路(310)，选择电路(310)使能数据和预定值(Constant 2)的选择；以及控制电路(311)，控制电路(311)被耦接以控制选择电路(310)；在集成电路器件的部分重配置期间(hold),响应于控制信号(311out)，控制电路使输入/输出端口保持在预定值(Constant 2)。本申请还描述了一种在集成电路器件中配置电路以路由数据的方法。
- 专利分类
