“丹尼尔·皮尤”申请（专利权）人搜索_中国专利权人_发明人_技术持有人_科研专家_钻瓜专利网_中国专利网

首页在售求购查询申请展会资讯专利榜企服商城升级VIP

立即登录免费注册

在售专利
求购专利
查询专利
新闻资讯
技术展会
招商加盟
专利榜

本网专利代理业务由天津创信方达专利代理事务所(普通合伙)承接机构代码：12247 本网专利代理业务由天津创信方达专利代理事务所(普通合伙)承接机构代码：12247 本网专利代理业务由天津创信方达专利代理事务所(普通合伙)承接机构代码：12247

本网专利代理业务由天津创信方达专利代理事务所(普通合伙)承接机构代码：12247 本网专利代理业务由天津创信方达专利代理事务所(普通合伙)承接机构代码：12247 本网专利代理业务由天津创信方达专利代理事务所(普通合伙)承接机构代码：12247

专利名称

专利名称
专利号码
专利分类
申请人
公布日期

农业化学；冶金建筑机械工程区域搜索

主分类

B 作业；运输

C 化学；冶金

D 纺织；造纸

E 固定建筑物

F 机械工程、照明、加热

专利下载VIP

公布日期

2023-10-24 公布专利

2023-10-20 公布专利

2023-10-17 公布专利

2023-10-13 公布专利

2023-10-10 公布专利

2023-10-03 公布专利

2023-09-29 公布专利

2023-09-26 公布专利

2023-09-22 公布专利

2023-09-19 公布专利

专利权人

国家电网公司

华为技术有限公司

中兴通讯股份有限公司

三星电子株式会社

中国石油化工股份有限公司

鸿海精密工业股份有限公司

松下电器产业株式会社

上海交通大学

钻瓜专利网为您找到相关结果6个，建议您升级VIP下载更多相关专利

[发明专利]多模式运算电路-CN202310305240.1在审
发明人： 丹尼尔·皮尤;雷蒙德·尼森;迈克尔·菲利普·菲顿;马塞尔·万德尔戈特 -专利权人：阿和罗尼克斯半导体公司
申请日： 2020-07-24 - 公布日： 2023-07-18 - 主分类号： G06F7/499 文献下载
摘要：本公开涉及一种多模式运算电路。多模式运算电路包括：模式选择输入部分，模式选择输入部分从包括第一模式、第二模式和第三模式的模式组中选择模式；以及多个整数运算逻辑块；其中，在第一模式下，多个整数运算逻辑块被配置成对第一大小的第一整数操作数执行第一数量的操作；在第二模式下，多个整数运算逻辑块被配置成对浮点操作数执行操作；以及在第三模式下，多个整数运算逻辑块被配置成对第二大小的第二整数操作数执行第二数量的操作，第二大小大于第一大小，第二数量的操作小于第一数量的操作。
模式运算电路

[发明专利]用于融合的存储器和算术电路的方法和电路-CN202310159882.5在审
发明人： 丹尼尔·皮尤;雷蒙德·尼森;迈克尔·菲利普·菲顿 -专利权人：阿和罗尼克斯半导体公司
申请日： 2020-03-20 - 公布日： 2023-06-09 - 主分类号： H03K19/17728 文献下载
摘要：公开了用于融合的存储器和算术电路的方法和电路。一种电路包括：第一存储器电路，其能够进行操作以：从现场可编程门阵列的连接结构、重复单元内连接、或级联连接来接收地址输入，以及基于地址输入提供第一数据输出；第二存储器电路，其能够进行操作以：接收地址输入，以及基于地址输入提供第二数据输出；复用器，其能够进行操作以：接收配置输入，以及基于配置输入提供第一数据输出或第二数据输出。
用于融合存储器算术电路方法

[发明专利]多模式运算电路-CN202080064242.0有效
发明人： 丹尼尔·皮尤;雷蒙德·尼森;迈克尔·菲利普·菲顿;马塞尔·万德尔戈特 -专利权人：阿和罗尼克斯半导体公司
申请日： 2020-07-24 - 公布日： 2023-04-18 - 主分类号： G06F9/4401 文献下载
摘要：FPGA的片包括多模式运算电路。多模式运算电路通过控制信号被配置成以整数模式、浮点模式或两者操作。在一些示例实施方式中，可以选择多个整数模式(例如，无符号、二进制补码和原码)，支持多个浮点模式(例如，16位尾数和8位符号，8位尾数和6位符号，以及6位尾数和6位符号)，或它们的任何合适的组合。片还可以将存储器电路与运算电路融合。片的多个实例之间的直接连接也是可用的，使得能够将多个片视为较大的存储器或运算电路。通过使用称为级联输入和输出的这些连接，进一步增加了运算电路的输入和输出带宽。
模式运算电路

[发明专利]融合的存储器和算术电路-CN202080052416.1有效
发明人： 丹尼尔·皮尤;雷蒙德·尼森;迈克尔·菲利普·菲顿 -专利权人：阿和罗尼克斯半导体公司
申请日： 2020-03-20 - 公布日： 2023-03-21 - 主分类号： H03K19/17736 文献下载
摘要：FPGA的重复单元融合了存储器和算术电路。重复单元的多个实例之间的直接连接也是可用的，从而允许将多个重复单元视为更大的存储器或算术电路。通过使用被称为级联输入和输出的这些连接，算术电路的输入和输出带宽进一步增加。算术单元访问来自以下组合的输入：交换结构、存储器电路、重复单元的第二存储器电路、以及级联输入。在一些示例实施方式中，重复单元上的连接的布线是基于制造后配置。在一个配置中，所有连接都由存储器电路使用，从而在写入或读取存储器时允许更高的带宽。在另一配置中，所有连接都由算术电路使用。
融合存储器算术电路

[发明专利]FPGA重复单元之间的级联通信-CN202080084489.9在审
发明人： 丹尼尔·皮尤;雷蒙德·尼森;迈克尔·菲利普·菲顿;马塞尔·万德尔戈特 -专利权人：阿和罗尼克斯半导体公司
申请日： 2020-09-21 - 公布日： 2022-08-19 - 主分类号： G06F13/40 文献下载
摘要：FPGA的重复单元提供存储器、算术功能或两者。重复单元的多个实例之间的直接连接是可用的，从而允许将多个重复单元视为更大的存储器或算术电路。通过使用被称为级联输入和输出的这些连接，算术电路和存储器电路的输入和输出带宽增加，操作数大小增加，或两者都增加。通过使用级联连接，多个重复单元可以一起用作单个较大重复单元。因此，需要不同大小的存储器、对不同大小的操作数操作的算术功能或两者的实现方式可以使用相同的FPGA，而没有额外的编程或浪费。使用级联通信，当需要大存储器时使用更多的重复单元，而当需要小存储器时使用更少的重复单元，并且避免了浪费。
fpga 重复单元之间级联通信

[发明专利]贴砖凹榫切割设备-CN200880122544.8无效
发明人： 丹尼尔·皮尤;达伦·皮尤 -专利权人： 丹尼尔·皮尤;达伦·皮尤
申请日： 2008-10-14 - 公布日： 2010-12-15 - 主分类号： B26B25/00 文献下载
摘要：一种贴砖凹榫切割设备，具有引导构件(6)，所述引导构件可以由水准仪形成，为凹榫切割工具(1)形成线性引导件，所述凹榫切割工具包含至少一个切割装置(10、11)，所述凹榫切割工具(1)适配成接合所述引导构件，以便沿着由所述引导构件(6)的位置确定的预定线路移动，从而在天花板贴砖上制作用于凹榫的切口。
贴砖凹榫切割设备

1
共 6 条

友情链接：交换友情链接需要网站权重大于4，网站收录10W以上，如符合条件，请联系QQ：76009968。

关于我们寻求报道投稿须知广告合作版权声明网站地图友情链接企业标识联系我们

在线咨询

400-8765-105周一至周五 9:00-18:00

版权所有钻瓜科技（天津）有限公司津ICP备15000985号津公网安备 12019202000206号http://www.vipzhuanli.com/公布日期

咨询在线客服

咨询在线客服

tel code back_top