[实用新型]分频电路、芯片、家用电器及电子设备有效
| 申请号： | 202020286463.X | 申请日： | 2020-03-10 |
| 公开（公告）号： | CN212137642U | 公开（公告）日： | 2020-12-11 |
| 发明（设计）人： | 何友军;刘凯 | 申请（专利权）人： | 上海美仁半导体有限公司 |
| 主分类号： | H03K23/54 | 分类号： | H03K23/54 |
| 代理公司： | 北京路浩知识产权代理有限公司 11002 | 代理人： | 苗晓静 |
| 地址： | 201600 上海市松江区九*** | 国省代码： | 上海;31 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 本实用新型涉及信号分频技术领域，提供一种分频电路、芯片、家用电器及电子设备，分频电路包括时钟负沿触发三分频单元、时钟正沿触发三分频单元、第一延迟单元、第二延迟单元和与输出单元，时钟负沿触发三分频单元和时钟正沿触发三分频单元分别从负沿触发和正沿触发对时钟信号进行三倍分频处理，两个延迟单元用于对时钟信号进行延迟处理，并由输出单元进行整合输出1.5倍时钟信号。本实用新型可得到能够调节占空比的1.5倍分频时钟信号，同时具有结构简单、性能稳定、功耗低的优点，具有广阔的市场前景。 | ||
| 搜索关键词： | 分频 电路 芯片 家用电器 电子设备 | ||
【主权项】：
暂无信息
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于上海美仁半导体有限公司，未经上海美仁半导体有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/202020286463.X/，转载请声明来源钻瓜专利网。
- 上一篇：一种汽车轮胎运送装置
- 下一篇：一种便于更换镜片的汽车后视镜
- 同类专利
- 延迟电路、计数值生成电路以及物理量传感器-201711316963.2
- 轰原正义 - 精工爱普生株式会社
- 2017-12-11 - 2023-06-27 - H03K23/54
- 本发明提供能够缩小电路规模的延迟电路、计数值生成电路以及物理量传感器。延迟电路其特征在于，具备：循环数控制电路，根据基于触发信号生成的第一信号以及第二信号生成第三信号；环电路，其中多个延迟元件被电串联连接，通过反馈上述多个延迟元件的输出中的任一输出而形成环路，并且，上述第三信号被输入初级的上述延迟元件；以及锁存电路，以锁存信号将上述多个延迟元件的输出值锁存，上述第二信号是上述多个延迟元件的输出中的任一输出，上述环电路在上述环路的循环数达到规定的循环数时停止上述反馈。
- 分频电路、芯片、家用电器及电子设备-202020286463.X
- 何友军;刘凯 - 上海美仁半导体有限公司
- 2020-03-10 - 2020-12-11 - H03K23/54
- 本实用新型涉及信号分频技术领域，提供一种分频电路、芯片、家用电器及电子设备，分频电路包括时钟负沿触发三分频单元、时钟正沿触发三分频单元、第一延迟单元、第二延迟单元和与输出单元，时钟负沿触发三分频单元和时钟正沿触发三分频单元分别从负沿触发和正沿触发对时钟信号进行三倍分频处理，两个延迟单元用于对时钟信号进行延迟处理，并由输出单元进行整合输出1.5倍时钟信号。本实用新型可得到能够调节占空比的1.5倍分频时钟信号，同时具有结构简单、性能稳定、功耗低的优点，具有广阔的市场前景。
- 在时钟重新启动之前复位时钟分频器电路-202010086915.4
- 伊藤浩士 - 美光科技公司
- 2020-02-11 - 2020-10-20 - H03K23/54
- 本申请案涉及在时钟重新启动之前复位时钟分频器电路。一种分频器及缓冲器电路使用接收命令来在重新启动之前起始缓冲器电路的复位以避免亚稳定状态。举例来说，所述分频器及缓冲器电路包含第一缓冲器电路、第二缓冲器电路及复位电路。所述复位电路接收命令且响应于所述命令而在复位信号上提供脉冲。响应于复位脉冲，所述第一缓冲器电路基于所接收互补时钟信号的相应逻辑值而提供具有第一逻辑值的第一分频时钟信号且所述第二缓冲器电路基于所述互补时钟信号的所述相应逻辑值而提供具有第二逻辑值的第二分频时钟信号。在一些实例中，所述命令为CAS SYNC命令。
- 移位分频器电路-201420145042.X
- 张国 - 四川和芯微电子股份有限公司
- 2014-03-27 - 2014-09-03 - H03K23/54
- 本实用新型公开了一种移位分频器电路，且为N分频的移位分频器电路，其中，N为大于或等于2的正整数，移位分频器电路包括反相器、N-1个寄存器及N-2个逻辑门器件；第N-1寄存器的输出端与反相器的输入端及各个逻辑门器件的一输入端连接，反相器的输出端分别与第1寄存器的输入端连接；各个逻辑门器件连接于第1寄存器至第N-1寄存器的输出端与输入端之间，且第1寄存器的输出端与第1逻辑门器件的另一输入端连接，第1逻辑门器件的输出端与第2寄存器的输入端连接，第N-2逻辑门器件的输出端与第N-1寄存器的输入端连接。本实用新型的移位分频器电路结构简单，在相同的分频需求下，所需的寄存器和逻辑门器件更少，而且在干扰过后可正常恢复分频。
- 移位分频器电路-201420143546.8
- 张国 - 四川和芯微电子股份有限公司
- 2014-03-27 - 2014-09-03 - H03K23/54
- 本实用新型公开了一种移位分频器电路，且为N分频的移位分频器电路，其中，N为大于或等于2的正整数，移位分频器电路包括反相器、N-1个寄存器及N-2个逻辑门器件；第N-1寄存器的输出端与反相器的输入端连接，反相器的输出端分别与第1寄存器的输入端及各个逻辑门器件的一输入端连接；各个逻辑门器件连接于第1寄存器至第N-1寄存器的输出端与输入端之间，且第1寄存器的输出端与第1逻辑门器件的另一输入端连接，第1逻辑门器件的输出端与第2寄存器的输入端连接，第N-2逻辑门器件的输出端与第N-1寄存器的输入端连接。本实用新型的移位分频器电路结构简单，在相同的分频需求下，所需的寄存器和逻辑门器件更少，而且在干扰过后可正常恢复分频。
- 移位分频器电路-201410119145.3
- 张国 - 四川和芯微电子股份有限公司
- 2014-03-27 - 2014-07-02 - H03K23/54
- 本发明公开了一种移位分频器电路，且为N分频的移位分频器电路，其中，N为大于或等于2的正整数，移位分频器电路包括反相器、N-1个寄存器及N-2个逻辑门器件；第N-1寄存器的输出端与反相器的输入端及各个逻辑门器件的一输入端连接，反相器的输出端分别与第1寄存器的输入端连接；各个逻辑门器件连接于第1寄存器至第N-1寄存器的输出端与输入端之间，且第1寄存器的输出端与第1逻辑门器件的另一输入端连接，第1逻辑门器件的输出端与第2寄存器的输入端连接，第N-2逻辑门器件的输出端与第N-1寄存器的输入端连接。本发明的移位分频器电路结构简单，在相同的分频需求下，所需的寄存器和逻辑门器件更少，而且在干扰过后可正常恢复分频。
- 移位分频器电路-201410120698.0
- 张国 - 四川和芯微电子股份有限公司
- 2014-03-27 - 2014-07-02 - H03K23/54
- 本发明公开了一种移位分频器电路，且为N分频的移位分频器电路，其中，N为大于或等于2的正整数，移位分频器电路包括反相器、N-1个寄存器及N-2个逻辑门器件；第N-1寄存器的输出端与反相器的输入端连接，反相器的输出端分别与第1寄存器的输入端及各个逻辑门器件的一输入端连接；各个逻辑门器件连接于第1寄存器至第N-1寄存器的输出端与输入端之间，且第1寄存器的输出端与第1逻辑门器件的另一输入端连接，第1逻辑门器件的输出端与第2寄存器的输入端连接，第N-2逻辑门器件的输出端与第N-1寄存器的输入端连接。本发明的移位分频器电路结构简单，在相同的分频需求下，所需的寄存器和逻辑门器件更少，而且在干扰过后可正常恢复分频。
- 移位分频器-201320674038.8
- 杨修;邹铮贤 - 四川和芯微电子股份有限公司
- 2013-10-29 - 2014-04-16 - H03K23/54
- 本实用新型公开了一种移位分频器，且为N分频的移位分频器，N为大于或等于4的正整数，移位分频器包括反相器、N-2个寄存器及N-4个或门；第N-2寄存器的输出端与反相器的输入端连接，反相器的输出端分别与第1寄存器的输入端及各个或门的一输入端连接；第1寄存器的输出端与第1或门的另一输入端连接，第N-4寄存器的输出端与第N-4或门的另一输入端连接，第1或门的输出端与第2寄存器的输入端连接，第N-4或门的输出端与第N-3寄存器的输入端连接；第N-3寄存器的输出端与第N-2寄存器的输入端连接。本实用新型的移位分频器结构简单，在相同的分频需求下，所需的寄存器和门器件更少，而且在干扰过后可正常恢复分频。
- 移位分频器-201310522075.1
- 邹铮贤;其他发明人请求不公开姓名 - 四川和芯微电子股份有限公司
- 2013-10-29 - 2014-01-22 - H03K23/54
- 本发明公开了一种移位分频器，且为N分频的移位分频器，N为大于或等于4的正整数，移位分频器包括反相器、N-2个寄存器及N-4个或门；第N-2寄存器的输出端与反相器的输入端连接，反相器的输出端分别与第1寄存器的输入端及各个或门的一输入端连接；第1寄存器的输出端与第1或门的另一输入端连接，第N-4寄存器的输出端与第N-4或门的另一输入端连接，第1或门的输出端与第2寄存器的输入端连接，第N-4或门的输出端与第N-3寄存器的输入端连接；第N-3寄存器的输出端与第N-2寄存器的输入端连接。本发明的移位分频器结构简单，在相同的分频需求下，所需的寄存器和门器件更少，而且在干扰过后可正常恢复分频。
- 一种片上时钟频率的调整电路-201220138438.2
- 张晋芳;曲孔宁;王勇 - 北京集创北方科技有限公司
- 2012-04-01 - 2013-01-30 - H03K23/54
- 本实用新型提供一种片上时钟频率的调整电路。所述片上时钟频率产生电路包括：计数器、寄存器、振荡器；所述寄存器、振荡器分别与所述计数器相连，所述振荡器与所述寄存器相连；所述计数器还与芯片外的一片外时钟产生器相连，所述片外时钟产生器产生脉冲信号，所述计数器计算所述振荡器的当前时钟周期，并将所述振荡器的当前时钟周期发送至所述寄存器；所述寄存器与一控制模块相连；所述控制模块根据所述振荡器的当前时钟周期得到所述振荡器的当前时钟频率，并将所述振荡器的当前时钟频率与所述寄存器内预存的目标频率进行比对，得到对比结果信息；所述控制模块根据所述对比结果信息，控制所述振荡器调整当前的时钟频率。
- 多相时钟分频电路-200980126685.1
- 山平征二 - 松下电器产业株式会社
- 2009-07-08 - 2011-06-08 - H03K23/54
- 本发明提供一种多相时钟信号用的分频电路，设置：主锁存电路(10)，其使用例如8相时钟信号中的2个时钟信号来生成反转数据信号；和子锁存电路(20)，其将8相时钟信号作为触发，取入所述反转数据信号作为公共的数据信号。从而即使在具有高频率的多相时钟信号下也能够充分确保数据锁存时间。
- 信号处理装置-200980126675.8
- 约翰内斯·胡伯图斯·安东尼奥斯·布雷克尔曼斯 - NXP股份有限公司
- 2009-07-07 - 2011-06-08 - H03K23/54
- 一种信号处理装置包括设置为时钟控制延迟线(CDL)的锁存器(XDL，L1，L2)串，该延迟线具有彼此耦合的数据输入和数据输出，以形成反相环。对于锁存器串中一锁存器(L2)，使能电路(ACDL)根据所关注的锁存器在一个时钟周期之前从锁存器串中前一锁存器(L1)接收到给定的二进制值还是该给定二进制值的反转，相应地允许或禁止所关注的锁存器(L2)改变状态。这种电路配置实现了具有相对小占空比误差的低成本按奇数分频。
- 移位分频器-201020213454.4
- 杨修 - 四川和芯微电子股份有限公司
- 2010-06-02 - 2010-11-24 - H03K23/54
- 一种移位分频器，其为一N分频的移位分频器，其中N＞2，该移位分频器包括N-1个相互连接的寄存器，分别为一第一寄存器至一第N-1号寄存器，每一寄存器具有一输入端、一输出端、一复位端及一时钟端，第一寄存器至一第N-2号寄存器中的每一寄存器的输出端连接与其相邻的下一个寄存器的输入端，第N-1号寄存器的输出端通过一反向器连接第一寄存器的输入端，第N-1号寄存器的复位端连接一系统复位信号端，系统复位信号端与第N-1号寄存器的输出端相与后连接第一寄存器至第N-2号寄存器的复位端，每一寄存器的时钟端连接一时钟信号端。本实用新型即使中间状态出现问题，也能在一段时间后恢复正常而保证分频正确。
- 具有自动复位功能的移位分频器-201010190384.X
- 杨修 - 四川和芯微电子股份有限公司
- 2010-06-02 - 2010-09-22 - H03K23/54
- 一种具有自动复位功能的移位分频器，其为一N分频的移位分频器，其中N＞2，该移位分频器包括N-1个相互连接的寄存器，分别为一第一寄存器至一第N-1号寄存器，每一寄存器具有一输入端、一输出端、一复位端及一时钟端，第一寄存器至一第N-2号寄存器中的每一寄存器的输出端连接与其相邻的下一个寄存器的输入端，第N-1号寄存器的输出端通过一反向器连接第一寄存器的输入端，第N-1号寄存器的复位端连接一系统复位信号端，系统复位信号端与第N-1号寄存器的输出端相与后连接第一寄存器至第N-2号寄存器的复位端，每一寄存器的时钟端连接一时钟信号端。本发明即使中间状态出现问题，也能在一段时间后恢复正常而保证分频正确。
- 三除数分频单元、可编程分频装置及可编程分频方法-200810132066.0
- 吴汉豪 - 立积电子股份有限公司
- 2008-07-22 - 2010-01-27 - H03K23/54
- 本发明涉及一种三除数分频单元、可编程分频装置及可编程分频方法。其中，该分频装置包含：第一分频单元，可提供至少三个整数的分频运算；第二分频单元，可提供两个除数的分频运算，并与该第一分频单元串接；反馈控制单元，连接于该第二分频单元的输出端与该第一分频单元的一个输入端之间，以提供反馈控制信号；及两个或两个以上的分频装置控制信号。该分频装置控制信号及反馈输出信号可控制该第一分频单元做该至少三个整数之一的分频运算；并可控制该第二分频单元做两个除数的分频运算；及可控制该反馈控制单元选择性地将该第二分频单元的输出提供至该第一分频单元的输入，借此达成可编程分频运算。
- 基于触发器环的时钟分频方法及其时钟分频电路-200810115145.0
- 杨柱 - 北京中星微电子有限公司
- 2008-06-18 - 2008-10-22 - H03K23/54
- 本发明涉及集成电路的时钟分频技术，具体涉及一种基于触发器环的时钟分频方法及其时钟分频电路。该方法将若干个触发器的数据输入端和数据输出端依次相连接，形成一个触发器环电路；根据分频电路对占空比的要求选择触发器环中带置位端和带复位端的触发器的个数，根据时钟波形的要求确定带置位端和带复位端的触发器的位置；将触发器环电路接入系统分频电路中，以最后一个触发器的空闲数据输出端作为触发器环电路的输出端，实现时钟分频。本发明所述方法及其电路结构的分频数大小不影响电路工作的最高频率，可以使分频电路正常的工作在相对很高的时钟频率，而且可以通过分频电路级联的方式实现时钟分频，从而可以适当减小电路实现的规模。
- 集成电路芯片中的自纠错高速大范围梯状分频器-200710127606.1
- 王峰;赵沧桑 - 浩凯微电子（上海）有限公司
- 2007-06-18 - 2007-12-26 - H03K23/54
- 一种集成电路芯片中的自纠错高速大范围梯状分频器，涉及数字电路中的分频器技术，包括多级锁存器，其中前二级为基础模块，其余为可扩展模块；每级锁存器由一个高开通锁存器和一个低开通锁存器组成，其中一个锁存器设为输入锁存器，另一个锁存器设为输出锁存器；分频器中的各相邻锁存器的连接为异时钟开通锁存器相连接；在所述可扩展模块的锁存器连接中，设有逻辑表达式(见上式)，式中N＞n≥2，BIN为第N级输入锁存器的传输门输入端，OIN－1为第N－1级输入锁存器的输出端，S为第N级输入锁存器的选择信号输入端，OON为第N级输出锁存器的输出端，OON－n为第N－n级输出锁存器的输出端。这一结构就可以实现分频器完整的自纠错功能。
- 脉冲合成方式的占空比可调N次分频电路-200710035334.2
- 陈吉华;欧阳干;李少青;张民选;赵振宇;陈怒兴;马剑武;徐炜遐;吴宏;何小威;刘征;王建军;邹金安;雷建武;郑东裕 - 中国人民解放军国防科学技术大学
- 2007-07-10 - 2007-12-12 - H03K23/54
- 本发明公开了一种脉冲合成方式的占空比可调N次分频电路，它包括：脉冲时钟产生单元由N个动态型锁存器构造的移位寄存器级联而成，其中N为输入时钟的分频比，奇数级移位寄存器与偶数级移位寄存器的控制时钟反接，最后一级移位寄存器的输出通过一个反相器后反馈回第一级移位寄存器的输入端；控制时钟合成单元由或非门和三个驱动反相器组成；分频时钟合成单元由两个移位锁存器和输出信号调节单元组成，两个移位锁存器在反接的时钟控制下构成一个动态型触发器，并将输出通过一个反相器后反馈回输入。本发明是一种结构简单、采用脉冲合成方式、占空比可调且任意次分频的脉冲合成方式的占空比可调N次分频电路。
- 分频器-200580026197.5
- 穆斯塔法·阿卡尔;多米尼克斯·M·W·伦纳特斯;布拉姆·诺塔 - 皇家飞利浦电子股份有限公司
- 2005-07-27 - 2007-07-18 - H03K23/54
- 一种分频器，其包括第一锁存器电路(10)和第二锁存器电路(10’)，第二锁存器电路(10’)交叉耦合到第一锁存器电路(10)。每个锁存器(10；10’)包括连接到各自锁存器(11)的各自的检测放大器。所述检测放大器包括用于接收第一时钟信号和具有第一频率的各自的互补第一时钟输入的第一时钟输入(f，f)。锁存器(11)包括用于接收第二时钟信号和具有第二频率的各自的互补第二时钟信号的第二时钟输入(2f；2f)，第二频率实质上是第一频率的二倍。
- 分频器-200480030990.8
- 爱德华·F·斯蒂卡夫特;米哈伊·A·T·桑杜尔伊努 - 皇家飞利浦电子股份有限公司
- 2004-10-13 - 2006-11-29 - H03K23/54
- 一种分频器，包括第一触发器(M1，M2，M3，M4)，该触发器具有第一时钟输入端(C1)，用于接收时钟信号，该触发器还包括第一置位输入端(Q4)和第一非反相输出端(Q1)。该分频器还包括第二触发器(M1’，M2’，M3’，M4’)，该触发器具有：第二时钟输入端(C1)，用于接收第二时钟信号，该第二时钟信号与输入至第一时钟输入端(C1)的时钟信号基本反相；第二置位输入端，连接至第一非反相输出端(Q1)；第二非反相输出端(Q2)；和第二反相输出端(Q2)，该第二反相输出端(Q2)连接至第一置位输入端(Q4)。
- 专利分类
