[发明专利]一种高速RS译码器

摘要

本发明针对高速传输的通信系统，提供了一种实现硬件资源少，速度快的高速RS译码器，包括伴随多项式运算模块、欧几里得算法模块、钱搜索和福尼算法模块，以及纠错模块；伴随多项式运算模块用于对输入的p*m bit接收码进行处理，得到n‑k个伴随子si i∈[0,n‑k‑1]，从而得到包含n‑k项的伴随多项式；欧几里得算法模块用于计算x2t与所述伴随多项式的最大公约数，通过n‑k次迭代生成错误位置多项式和错误值多项式；2t＝n‑k；钱搜索和福尼算法模块用于对所述错误位置多项式和错误值多项式进行数据预处理、并行分流为p路数据，计算p路数据的错误图样；纠错模块用于对所述p*m bit接收码和所述p路数据的错误图样按高低位进行异或操作，完成纠错并输出。