[发明专利]一种高速RS译码器

权利要求书

1.一种高速RS译码器，其特征在于：

包括伴随多项式运算模块、欧几里得算法模块、钱搜索和福尼算法模块，以及纠错模块；

伴随多项式运算模块用于对输入的p*m bit接收码进行处理，得到n-k个伴随子s_ii∈[0,n-k-1]，从而得到包含n-k项的伴随多项式；

欧几里得算法模块用于计算x^2t与所述伴随多项式的最大公约数，通过n-k次迭代生成错误位置多项式和错误值多项式；2t＝n-k；

钱搜索和福尼算法模块用于对所述错误位置多项式和错误值多项式进行数据预处理、并行分流为p路数据，计算p路数据的错误图样；

纠错模块用于对所述p*m bit接收码和所述p路数据的错误图样按高低位进行异或操作，完成纠错并输出。

2.根据权利要求1所述的高速RS译码器，其特征在于：

伴随多项式运算模块包括p路并行的伴随子预处理模块、伴随多项式计算模块和输出控制模块；

p路并行的伴随子预处理模块用于对当前输入的p路m bit数据均乘以α⁰,α¹,...,α^n-k-1，再与下次输入的p路mbit数据进行累加，经P次迭代后将n-k个结果输出至伴随多项式计算模块；

伴随多项式计算模块由多路选择器、数据存储器及n-k个伽罗华域乘法器构成；

多路选择器用于根据伴随子预处理模块输出的p个计算结束标志信号，单周期内仅选通其中一路伴随子预处理模块的结果输出；

数据存储器存储用于存储以p为倍数的伽罗华域乘法因子

n-k个伽罗华域乘法器用于将所述以p为倍数的伽罗华域乘法因子，与经多路选择器所选择的伴随子预处理模块的输出结果相乘；

输出控制模块接收n-k个伽罗华域乘法器的计算结果并对其依次累加，完成伴随多项式计算，输出包含n-k项的伴随子多项式。

3.根据权利要求2所述的高速RS译码器，其特征在于：

欧几里得算法模块为由多级结构相同的欧几里得算法基础模块级联构成的L级流水线结构；

单个欧几里得算法基础模块包括除法模块、错误值多项式计算模块和错误位置多项式计算模块；

除法模块用于计算产生商q；

错误值多项式计算模块由错误值寄存器、错误值备用寄存器、错误值乘法矩阵和迭代次数计数器构成；错误值寄存器用于存储当前计算使用的错误值；错误值备用寄存器用于存储迭代过程中需要赋值给错误值寄存器的数值；错误值乘法矩阵的输入是来自错误值寄存器的数据ω_inner_i(i∈[0,n-k-1],i∈z)和除法模块输出的商q，输出是它们的乘积；

错误位置多项式计算模块由错误位置寄存器、错误位置备用寄存器、错误位置异或寄存器和错误位置乘法矩阵构成；错误位置寄存器用于存储当前计算使用的错误位置信息；错误位置备用寄存器用于存储迭代过程中需要赋值给错误位置寄存器的数值；错误位置异或寄存器用于计算错误位置乘法矩阵的输出值与错误位置备用寄存器的输出值的异或结果并存储；错误位置乘法矩阵的输入是来自错误位置寄存器的数据λ_inner_i(i∈[0,n-k-1],i∈z)和除法模块输出的商q，输出是它们的乘积；

迭代次数计数器用于累计除法模块、错误值多项式计算模块、错误位置多项式计算模块的迭代次数，当计数值为3*(n-k)时，错误值寄存器和错误位置寄存器将错误值多项式和错误位置多项式输出。

4.根据权利要求3所述的高速RS译码器，其特征在于：

除法模块由数据存储器、第一寄存器、第二寄存器和伽罗华域乘法器构成；

数据存储器用于存储伽罗华域不同次幂本原元αⁱ(i∈[0,n-1])；

第一寄存器、第二寄存器分别用于存储除数多项式最高项系数的倒数和存储被除数多项式的最高项系数；

伽罗华域乘法器用于将第一寄存器、第二寄存器的输出值相乘，得到商q。