[发明专利]SSD主控芯片高效总线设计迭代方法、系统以及平台在审
| 申请号： | 202011304584.3 | 申请日： | 2020-11-19 |
| 公开（公告）号： | CN112232016A | 公开（公告）日： | 2021-01-15 |
| 发明（设计）人： | 廖裕民;康宽弘;刘福荣;刘昭力;王俊 | 申请（专利权）人： | 深圳安捷丽新技术有限公司 |
| 主分类号： | G06F30/392 | 分类号： | G06F30/392;G06F30/398;G06F30/3315 |
| 代理公司： | 深圳市鼎智专利代理事务所(普通合伙) 44411 | 代理人： | 曹勇 |
| 地址： | 518000 广东省深圳市宝安*** | 国省代码： | 广东;44 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 本发明提供一种SSD主控芯片高效总线设计迭代方法，包括：确定总线与模块之间的物理距离；寄存器级数将所述物理距离均分得到子距离；根据所述子距离预估静态时序分析所需的时序信息；分析得到该数据通道的时序违例和时序余量；判断分析结果中该数据通道是否有时序违例以及判断时序余量是否大于预设值；若有时序违例，则在该数据通道上插入一级寄存器并再次预估时序信息并进行静态时序分析，直至该数据通道没有时序违例；若时序余量大于预设值，则在该数据通道上减少一级寄存器并再次预估时序信息并进行静态时序分析，直至该数据通道的时序余量不大于预设值。本发明减少人工干预，修改和仿真迭代自动进行，能够快速地得到最佳配置结果。 | ||
| 搜索关键词： | ssd 主控 芯片 高效 总线 设计 方法 系统 以及 平台 | ||
【主权项】：
暂无信息
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于深圳安捷丽新技术有限公司，未经深圳安捷丽新技术有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/202011304584.3/，转载请声明来源钻瓜专利网。
- 上一篇：一种化工搅拌用减速机构
- 下一篇：一种活塞自适应润滑伸缩液压缸用缓冲装置
