[发明专利]SSD主控芯片高效总线设计迭代方法、系统以及平台

权利要求书

1.一种SSD主控芯片高效总线设计迭代方法，其特征在于，所述方法包括：

确定总线与所连接的模块之间的物理距离；

连接在所述总线和所述模块之间的寄存器级数将所述物理距离均分得到子距离；

根据所述子距离预估静态时序分析所需的时序信息；

将时序信息导入静态时序分析工具进行分析得到该数据通道的时序违例和时序余量；

判断分析结果中该数据通道是否有时序违例以及判断时序余量是否大于预设值；

若该数据通道有时序违例，则在该数据通道上插入一级寄存器并再次预估时序信息并进行静态时序分析，直至该数据通道没有时序违例；

若该数据通道时序余量大于预设值，则在该数据通道上减少一级寄存器并再次预估时序信息并进行静态时序分析，直至该数据通道的时序余量不大于预设值。

2.根据权利要求1所述的SSD主控芯片高效总线设计迭代方法，其特征在于，所述确定总线与所连接的模块之间的物理距离，包括：

根据SSD主控芯片的布局提取出模块的物理位置以及出PIN位置信息的lef文件，其中，所述SSD主控芯片的布局根据SSD芯片设计网表得到，并且在静态时序分析时，将设计网表文件和时序信息一并导入静态时序分析工具中；

根据所述lef文件抽取出总线与所连接的模块之间的物理距离从而得到总线与所连接的模块之间的物理距离。

3.根据权利要求1所述的SSD主控芯片高效总线设计迭代方法，其特征在于，连接在所述总线和所述模块之间的寄存器级数将所述物理距离均分得到子距离，包括：

通过查找总线的频率需求表格、物理距离和频率对应的寄存器级数查找表格，得到数据通道的第一次寄存器插入级数值；

根据第一次寄存器插入级数值来将所述物理距离均分得到子距离。

4.根据权利要求3所述的SSD主控芯片高效总线设计迭代方法，其特征在于，将子距离对应的时序信息的经验值一一对应并制成表格，在预估所述静态时序分析所需的时序信息时，根据所述子距离通过查找表格确定静态时序分析所需的时序信息。

5.一种SSD主控芯片高效总线设计迭代系统，其特征在于，所述系统包括：

确定模块，用于确定总线与所连接的模块之间的物理距离；

分割模块，用于连接在所述总线和所述模块之间的寄存器级数将所述物理距离均分得到子距离；

预估模块，用于根据所述子距离预估静态时序分析所需的时序信息；

分析模块，用于将时序信息导入静态时序分析工具进行分析得到该数据通道的时序违例和时序余量；

判断模块，用于判断分析结果中该数据通道是否有时序违例以及判断时序余量是否大于预设值；

插入模块，用于当该数据通道有时序违例时，在该数据通道上插入一级寄存器并再次预估时序信息并进行静态时序分析，直至该数据通道没有时序违例；

减少模块，用于当该数据通道时序余量大于预设值时，在该数据通道上减少一级寄存器并再次预估时序信息并进行静态时序分析，直至该数据通道的时序余量不大于预设值。

6.根据权利要求5所述的SSD主控芯片高效总线设计迭代系统，其特征在于，所述确定模块具体用于：

根据SSD主控芯片的布局提取出模块的物理位置以及出PIN位置信息的lef文件，其中，所述SSD主控芯片的布局根据SSD芯片设计网表得到，并且在静态时序分析时，将设计网表文件和时序信息一并导入静态时序分析工具中；

根据所述lef文件抽取出总线与所连接的模块之间的物理距离从而得到总线与所连接的模块之间的物理距离。

7.根据权利要求5所述的SSD主控芯片高效总线设计迭代系统，其特征在于，分割模块具体用于：

通过查找总线的频率需求表格、物理距离和频率对应的寄存器级数查找表格，得到数据通道的第一次寄存器插入级数值；

根据第一次寄存器插入级数值来将所述物理距离均分得到子距离。