[发明专利]初始控制电压产生电路有效
| 申请号： | 202010589032.5 | 申请日： | 2020-06-24 |
| 公开（公告）号： | CN111628767B | 公开（公告）日： | 2022-09-02 |
| 发明（设计）人： | 胡靖 | 申请（专利权）人： | 展讯通信（上海）有限公司 |
| 主分类号： | H03L7/10 | 分类号： | H03L7/10;H03L7/093;H03L7/099 |
| 代理公司： | 北京集佳知识产权代理有限公司 11227 | 代理人： | 李笑笑 |
| 地址： | 201203 上海市浦东新区张*** | 国省代码： | 上海;31 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 一种初始控制电压产生电路，包括：预充电电路以及低通滤波器，预充电电路包括：分压电路以及开关电路，分压电路，包括第一分压单元和第二分压单元；第一分压单元的第一端输入电源电压、第二端与第二分压单元的第一端耦接；第二分压单元的第一端与开关电路的第一端耦接、第二端接地；第二分压单元包括一PMOS管以及一NMOS管，且PMOS管与NMOS管串联组成等效二极管电路；开关电路，控制端输入第一开关信号；低通滤波器的输出端与压控振荡器耦接，包括电容；电容在开关电路导通时充电，在充电完成时低通滤波器的输出端输出初始控制电压。上述方案能够减少工艺、电源电压和环境温度对VCO初始频率的影响。 | ||
| 搜索关键词： | 初始 控制 电压 产生 电路 | ||
【主权项】：
暂无信息
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于展讯通信（上海）有限公司，未经展讯通信（上海）有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/202010589032.5/，转载请声明来源钻瓜专利网。
- 上一篇：一种光辐射器
- 下一篇：电连接器的端子组装方法
- 同类专利
- 一种高精度频率输出控制装置及时钟源-202310870329.2
- 张煜;曾迎春;朱敏;温学斌;简和兵;严波;杨彩芳 - 成都金诺信高科技有限公司
- 2023-07-17 - 2023-09-22 - H03L7/10
- 本发明公开了一种高精度频率输出控制装置及时钟源，涉及时钟源技术领域，所述装置包括DDS模块、反馈模块、MCU模块和鉴相模块，DDS模块用于分别与外部的铷钟和用频设备连接，DDS模块还分别与反馈模块和MCU模块连接，MCU模块与鉴相模块连接，MCU模块还用于与外部的铷钟连接，鉴相模块与反馈模块连接，鉴相模块还用于与外部的频率基准源连接。本发明实现了对铷钟输出的两级频率调节，频率准确度得以提升，由此实现了铷钟的高精度频率输出，拓宽了铷钟的适用范围，优选的，当DDS模块的频率控制精度高出铷钟的频率控制精度多个量级时，输出至用频设备的频率信号准确度提升了多个量级。
- 一种适用于复杂电网环境的电网同步软件锁相环-202310777419.7
- 回楠木;韩晓微;吴宝举 - 沈阳大学
- 2023-06-29 - 2023-09-19 - H03L7/10
- 本发明提供一种适用于复杂电网环境的电网同步软件锁相环，属于电网电压相位信号检测提取相关技术领域。本发明针对复杂电网环境下，传统锁相环锁相精度差的问题，提出适用于复杂电网环境的电网同步软件锁相环。为了提高锁相环适应性，本发明设计出一种可有效消除直流偏移电压的增强型三阶广义积分器，并利用复变滤波器的思想构造出双增强型三阶广义积分器。同时，引入用于滤除电网各次谐波分量的滑动平均滤波器，将设计的双增强型三阶广义积分器与滑动平均滤波器结合形成组合型滤波器进而纳入到三相并网锁相环中，实现复杂电网电压准确获取电网电压相位的目的。本发明主要用于复杂电网电压环境下的并网同步过程中。
- 一种具有大频偏锁定能力的时钟数据恢复电路-202310707645.8
- 周玉镇;庄志青;胡红明;张希鹏 - 合肥灿芯科技有限公司
- 2023-06-15 - 2023-09-08 - H03L7/10
- 本发明公开了一种具有大频偏锁定能力的时钟数据恢复电路，属于时钟数据恢复技术领域；本发明提出了预加重的技术，预加重技术主要提高时钟位置刚开始越过临界点，从滞后变为超前或者从超前变为滞后时，将鉴相器输出的值放大一定的额外增益，从而保证能够强有力地控制采样时钟，可以大大提升CDR环路的频偏锁定能力，用于解决和优化CDR环路延时造成的CDR频偏锁定能力下降的问题。
- 具有提高的精度的振荡器装置及相关方法-201710695276.X
- M·弗鲁姆;A·穆克赫吉;J·M·库里 - 硅实验室公司
- 2017-08-15 - 2023-08-22 - H03L7/10
- 本申请涉及具有提高的精度的振荡器装置及相关方法。一种装置包括产生具有第一频率的输出信号的第一振荡器。该装置还包括产生具有第二频率的输出信号的第二振荡器。第二频率作为温度的函数而变化。该装置还包括控制器，该控制器对第二振荡器的输出信号的周期数进行计数，以便确定是否校准第一振荡器。
- 一种多脉冲直流电源锁相方法、装置和介质-202310560950.9
- 高飞 - 重庆大全泰来电气有限公司;大全集团有限公司
- 2023-05-18 - 2023-08-15 - H03L7/10
- 本申请公开了一种多脉冲直流电源锁相方法、装置和介质，应用于电源控制领域。本申请所提供的方法，包括：通过软锁相实时跟踪三相电压中任一相线电压同步信号得到目标线电压同步信号，并对其进行锁相，确定目标线电压同步信号的相位；根据线电压与相电压的关系，确定目标线电压同步信号的相位对应的目标相电压同步信号的相位；利用三相电压的关系，根据目标相电压同步信号的相位确定其余两相的相电压同步信号的相位；根据三相相电压同步信号的相位，控制直流电源触发相应数量的脉冲。本申请在减小现有元器件数量条件下，采用软锁相方式，对相位进行鉴相，进行实时跟踪动态调节，避免干扰，提高触发脉冲相位的准确性和可靠性，减少成本和调试时间。
- 用于延迟锁相环的延迟线构造方法、装置、设备及介质-202310141764.1
- 张宇;邱进超;王凛 - 山东云海国创云计算装备产业创新中心有限公司
- 2023-02-17 - 2023-06-23 - H03L7/10
- 本发明涉及锁相环技术领域，尤其涉及一种用于延迟锁相环的延迟线构造方法、用于延迟锁相环的延迟线构造装置、与用于延迟锁相环的延迟线构造方法和用于延迟锁相环的延迟线构造装置相关的计算机设备及计算机可读存储介质。用于延迟锁相环的延迟线构造方法包括以下步骤：利用逻辑门搭建多个延迟单元；将多个延迟单元依次级联形成延迟线。本发明所述的用于延迟锁相环的延迟线构造方法和用于延迟锁相环的延迟线构造装置先利用逻辑门搭建多个延迟单元，再将多个延迟单元依次级联形成延迟线，相比于模拟电路设计的延迟单元在设计和芯片生产上更容易，延迟单元面积更小，更节省布局空间，并且此方法设计的延迟单元所构成的延迟锁相环具有更好的相位噪声性能。
- 宽频带锁定范围的低功耗注入锁定分频器-201910942103.2
- 李振荣;李臻;王泽渊;刘博宇;庄奕琪 - 西安电子科技大学
- 2019-09-30 - 2023-05-30 - H03L7/10
- 本发明公开了一种宽频率锁定范围的低功耗注入锁定分频器电路，主要解决现有技术结构复杂、锁定范围小的问题。其包括：注入分频电路、多相滤波器、射频开关以及移相注入电路。该注入分频电路对注入信号进行二分频，经多相滤波器后产生多个不同相位的同频率信号，移相后的信号通过射频开关选择由移相注入电路注入到分频器输出端，移相注入电路的电流与注入分频电路的电流矢量合成，使流入谐振腔的总电流产生相移，控制频率向高频带或低频带移动，展宽了锁定范围，且该电路采用体偏置，可使分频器满足低压低功耗要求。本发明在减小面积和功耗的前提下，提高了分频器的锁定范围，可用于通信、车载雷达和高速率数据传输技术标准的射频信号接收机芯片。
- latch电路、二三分频器及HS-MMD-202310109535.1
- 请求不公布姓名 - 上海壁仞智能科技有限公司
- 2023-02-13 - 2023-05-23 - H03L7/10
- 本发明提供一种latch电路、二三分频器及HS‑MMD，电路包括：第一三态门、第二三态门和第一反相器；第一三态门的输入端作为latch电路的第一输入端，第一三态门的控制端作为latch电路的第二输入端，第一三态门的控制端用于接收第一时钟信号，第一三态门的输出端作为latch电路的输出端，第一三态门的输出端还连接于第一反相器的输入端，第一反相器的输出端连接于第二三态门的第一输入端，第二三态门的输出端连接于第一三态门的输出端，第二三态门的第二输入端用于接收第二时钟信号。本发明无需设置高速预分频器，MMD直接可以处理来自VCO的信号，有利于PLL的模块化集成，提高了PLL的集成程度。
- 锁相环防频率过冲电路-201910300471.7
- 李建;李哲;王远卓;万熊熊;周银;刘杰;沈泊;钟琪;姚海平 - 合肥酷芯微电子有限公司
- 2019-04-15 - 2023-05-23 - H03L7/10
- 本发明锁相环防频率过冲电路，包括环路滤波器、第一压控振荡器、第一后分频器及环路分频器；还包括：采样保持电路，第二压控振荡器，第二后分频器，选择器，逻辑控制模块。与现有技术相比，本发明锁相环防频率过冲具有以下优点：适用于应用在片上系统的基于环形振荡器的锁相环电路，具备突出的实质性特点和显著的进步性：利用额外备用通路与主通路的切换防止变频不稳定期间的频率过冲或过低，避免了对锁相环时钟抖动、环路稳定性等性能影响；避免了额外大面积电容提高环路稳定性；实现变频一步到位，无需多次小步长变频，节省了变频时间；无需在变频期间切换到外部参考频率，对应用处理器性能的影响降到最低。
- 一种高精度全数字锁相环环路的复位方法-202211724759.5
- 高青;唐贝贝 - 成都电科星拓科技有限公司
- 2022-12-30 - 2023-05-09 - H03L7/10
- 本发明提供了一种高精度全数字锁相环环路的复位方法，采用异步复位、分步释放的方式对高精度全数字锁相环环路中各模块进行复位控制，先完成开环模块的复位解除，由状态机进入开环流程，完成校正增益，之后再完成闭环模块的复位状态解除。本发明提出的复位方法能够保证高精度全数字锁相环的各阶段保证该阶段的相位刚好对齐，不会产生不必要毛刺。
- 用于快速锁定的锁相环、系统、数字芯片及雷达传感器-202222036517.9
- 张耀耀;周文婷 - 加特兰微电子科技（上海）有限公司
- 2022-08-03 - 2023-04-21 - H03L7/10
- 本申请提供一种用于快速锁定的锁相环、系统、数字芯片及雷达传感器。所述锁相环包括：电荷泵，跟随鉴频鉴相检测信号而输出电流；低通滤波器，连接所述电荷泵，对所述电荷泵输出的电流进行低通滤波，以输出控制信号；压控振荡器，连接所述低通滤波器，在所述控制信号的控制下，输出时钟信号；其中，在第一工作模式下，所述电荷泵和/或所述低通滤波器调整所述控制信号，以使所述压控振荡器输出在第一带宽范围内的时钟信号；在第二工作模式下，所述电荷泵和/或所述低通滤波器调整所述控制信号，以使所述压控振荡器输出在第二带宽范围内的时钟信号；其中，所述第二带宽小于所述第一带宽，以实现锁相环锁定的目的。
- 一种数据链跳频通信的频率源及其快速锁定方法-202310222571.9
- 吴波;刘继鹏;徐小明;杨光 - 中兵通信科技股份有限公司
- 2023-03-09 - 2023-04-07 - H03L7/10
- 本发明提供一种数据链跳频通信的频率源及其快速锁定方法，包括包括时钟电路、功分器、锁相环电路、放大滤波电路、FPGA电路及EEPROM存储器，所述时钟电路连接到功分器的com端，所述功分器将时钟信号分为两路；所述锁相环电路的sck端、sda端、sen端、ld端与所述FPGA电路的高速SPI接口连接，射频输出口Rfout与放大滤波电路的输入端口in端连接；所述EEPROM存储器的sck端、sda端与FPGA电路的I
- 快速锁定的数字锁相回路及其快速锁定方法-201810562645.2
- 王元鸿;陈璟泯 - 茂达电子股份有限公司
- 2018-06-04 - 2022-12-27 - H03L7/10
- 本发明提供一种快速锁定的数字锁相回路及其快速锁定方法。快速锁定方法包含：将振荡信号的频率除以默认除数值，以输出被除信号；检测被除信号与参考信号的频率差；追踪被除信号的被除频率是否落入锁定频率范围内，若否，追踪被除频率，若是，锁定被除频率；检测被除信号与参考信号之间的相位差；记录此相位差作为追踪基准相位差；依据追踪基准相位差追踪下一被除相位；以及判断被除相位是否落入锁定相位范围内，若否，追踪被除相位，若是，锁定被除相位。藉此，本发明可达到快速锁定的效果。
- 数据时钟恢复系统和方法-202211022432.3
- 廉哲;蒋国家;邵毅男 - 苏州联讯仪器有限公司
- 2022-08-25 - 2022-12-09 - H03L7/10
- 本发明提供了一种数据时钟恢复系统和方法，用于实现不同速率的数据时钟恢复，该方法包括：根据输入的数据信号和符号速率，分别获取时钟采集信号和目标时钟信号，判断当前时钟是否被锁定；若当前时钟被锁定，增加延时时间探查锁定延时范围；取锁定延时范围的中间值延时，判断系统是否锁定成功，若未成功锁定，调节计数器单元的计数值加1，根据计数器单元的计数值的奇偶性调整延时控制器的延时方向，从而调节锁相环的相位控制。本发明通过探查延时控制器的锁定延时范围，得到锁定延时中间值，对中间值进行二次锁定，保证锁定点在锁定范围的中心位置附近，减小抖动；根据输入不同速率的数据信号，进行精准时钟锁定。
- 一种提高测速应答机相参转发信号相位精度的设计方法-201910635943.4
- 叶雷;李忞詝;杨振;梁琴琴;崔颖升;马金鑫 - 上海航天测控通信研究所
- 2019-07-15 - 2022-11-11 - H03L7/10
- 本发明公开了一种提高测速应答机相参转发信号相位精度的设计方法，旨在提供一种在测速应答机数字处理部分，通过计算得到影响相位误差的关键变量位宽选择范围，实现在不浪费)3*$计算资源使用率的情况下减小相位误差，使转发信号相位精度仅受限于频率源稳定度等外部硬件指标的方法。本发明通过下述技术方案予以实现：根据转发信号相位误差与数字相参转发计算的量化误差之间的关系，得到影响相位误差的关键变量；结合测速应答机技术要求以及频率源稳定度等外部硬件指标计算得到关键变量的位宽选择范围，通过位宽选取，最大程度降低)3*$等数字电路引入的相位误差，提高转发信号相位精度。本发明具有工程实用性，可显著降低相位误差，提高测速应答机转发信号的精度。
- 一种基于动态移相的秒脉冲高精度同步方法及系统-202210985811.6
- 许晨;刘源浩;吴宏硕;刘敏;宋宇航;林杰 - 中国船舶重工集团公司第七0七研究所
- 2022-08-17 - 2022-11-01 - H03L7/10
- 本发明涉及电数字信息传输技术领域，尤其涉及一种基于动态移相的秒脉冲高精度同步方法及系统，包括如下流程：基准频率信号转化成移相频率信号再转化成秒脉冲信号输出给用户及相位检测单元；相位检测单元对输入输出脉冲测量，将结果传输给核心控制单元；核心控制单元将结果与阈值比较，若在阈值范围内，则控制秒脉冲选择单元将此路输出秒脉冲输出给用户；若超出阈值，选择另一路作为输出秒脉冲输出给用户，并将结果生成压控电压波形输出给动态移相单元；动态移相单元根据输入电压波形控制输出频率信号相位。本发明提供的方法及系统能够保证输出秒脉冲与外部输入秒脉冲高精度相位同步，并且补偿值连续。
- 相位同步电路及相位同步方法-202210874885.2
- 张辉;刘朝胜;王义锋;王丹 - 广东大普通信技术股份有限公司
- 2022-07-25 - 2022-10-28 - H03L7/10
- 本发明公开一种相位同步电路及相位同步方法，该相位同步电路包括：鉴相模块确定时钟参考源频率与本地时钟源频率之间的相位差，并对相位差进行精度检测；鉴相模块在精度检测结果不满足预设条件时，将相位差转换成脉冲信号输出至RC电路；RC电路将脉冲信号转换成模拟信号，并将模拟信号输出至模数转换模块；模数转换模块根据模拟信号对RC电路进行采样后转换成数字信号，并将数字信号传输至处理器；处理器接收数字信号，并根据数字信号确定目标相位差。由于本发明在相位差检测精度不满足预设条件时，通过RC电路的特性计算相位差，解决了现有技术中因相位差精度低导致鉴相模块无法检测到的技术问题，从而实现对相位差进行高精度的检测。
- 锁相环的控制装置、系统及方法-202210751310.1
- 袁昊煜;李奎利 - 北京奕斯伟计算技术股份有限公司
- 2022-06-28 - 2022-10-25 - H03L7/10
- 本申请公开了锁相环的控制装置、系统及方法，属于通信技术领域。其中，锁相环的控制装置包括依次相连的采集器、存储器和控制器。采集器被配置为在锁相环工作中断之前，采集锁相环本次工作锁定的工作频率下的特征数据。存储器被配置为存储该工作频率下的特征数据。控制器被配置为在锁相环的本次工作中断之后，如果锁相环需要重新锁定该工作频率，读取存储器存储的该工作频率下的特征数据，基于该工作频率下的特征数据控制锁相环重新锁定该工作频率。本申请采集并存储锁相环在锁定的工作频率下的特征数据，因而可以基于该特征数据控制锁相环快速的重新锁定该工作频率，由此实现锁相环的快速重锁。
- 一种自动外同步时钟电路-202221338986.X
- 袁贤刚;潘世军 - 成都华创电科信息技术有限公司
- 2022-05-31 - 2022-10-11 - H03L7/10
- 本实用新型提供了一种自动外同步时钟电路，包括：耦合器电路的输入端接收外参考信号；鉴相器电路的输入相位端与耦合器电路的输出端连接；低通滤波器电路的输入端与鉴相器电路的输出端连接；模拟开关的第一动端与低通滤波器电路的输出端连接，第二动端外接电压；放大器电路的输入端与耦合器电路的耦合端连接；检波器电路的输入端与放大器电路的输出端连接；比较器电路的同相输入端与检波器电路的输出端连接，反相输入端外接电压，输出端与模拟开关的信号控制端连接；晶振的输入端与模拟开关的定端连接，输出端作为参考信号输出端且与鉴相器电路的反馈相位端连接。该方案可以在保持输出信号相位噪声和杂散性能不恶化的同时保持外同步功能。
- 注入锁定振荡器系统和方法-201810311075.X
- S·阿洛特;J·詹金斯 - 格芯公司
- 2018-04-09 - 2022-09-09 - H03L7/10
- 本发明涉及注入锁定振荡器系统和方法，更特别地，涉及用于使用利用背栅工艺注入锁定和直方图校准来生成无电感器倍频器的结构和方法。该结构包括注入锁定振荡器(ILO)系统，该系统被构造为提供本地振荡器(LO)和与输出频率不整数倍调和相关的数控振荡器(DCO)或压控振荡器(VCO)频率。
- 初始控制电压产生电路-202010589032.5
- 胡靖 - 展讯通信（上海）有限公司
- 2020-06-24 - 2022-09-02 - H03L7/10
- 一种初始控制电压产生电路，包括：预充电电路以及低通滤波器，预充电电路包括：分压电路以及开关电路，分压电路，包括第一分压单元和第二分压单元；第一分压单元的第一端输入电源电压、第二端与第二分压单元的第一端耦接；第二分压单元的第一端与开关电路的第一端耦接、第二端接地；第二分压单元包括一PMOS管以及一NMOS管，且PMOS管与NMOS管串联组成等效二极管电路；开关电路，控制端输入第一开关信号；低通滤波器的输出端与压控振荡器耦接，包括电容；电容在开关电路导通时充电，在充电完成时低通滤波器的输出端输出初始控制电压。上述方案能够减少工艺、电源电压和环境温度对VCO初始频率的影响。
- 电路装置、振荡器、电子设备以及移动体-201710216644.8
- 中岛克仁;濑尾显太郎 - 精工爱普生株式会社
- 2017-04-05 - 2022-08-23 - H03L7/10
- 电路装置、振荡器、电子设备以及移动体。电路装置包含：相位比较部，其进行基准信号与基于振荡信号的输入信号之间的相位比较；处理部，其进行信号处理；以及振荡信号生成电路，其生成根据来自处理部的频率控制数据设定的振荡频率的振荡信号。此外，电路装置包含第1寄存器、第2寄存器以及第3寄存器中的至少一个，该第1寄存器存储相位比较结果数据，该第2寄存器设定有GPS用或者UTC用中的任意一个偏移调整数据，该第3寄存器设定有用于调整相位差的偏移调整数据。
- 一种数字锁相环锁定的方法、装置及介质-202210049084.2
- 许文;郭志杰;赵妍;李明春;申佳 - 浙江赛思电子科技有限公司
- 2022-01-17 - 2022-04-26 - H03L7/10
- 本申请提供了一种数字锁相环锁定的方法、装置及介质，涉及锁相环领域，该方法中，控制电压的作用是控制OCXO时钟的相位以使OCXO的时钟与参考时钟的相位差维持在初始状态，控制电压的调节方式为：获取OCXO的时钟与参考时钟的相邻的两个相位差；确定前一个相位差相比于后一个相位差的差值；根据差值的正负计算得到控制电压以便于减少相邻的两个相位差的差值，控制电压能快速变化实现锁相环的快速锁定，能避免超调现象出现，另外，当acc_flag为0时，控制电压的积分项增量为零，即当控制电压大于预设最大电压值时，控制电压的积分项不再正向累加，控制电压小于预设最小电压值时，控制电压的积分项不再负向累加，能够实现抗积分饱和。
- 快速锁定的频率源-202210032652.8
- 涂振斌;雷鸥;马军伟;陈晓玉;杨晶晶 - 上海航天电子通讯设备研究所
- 2022-01-12 - 2022-04-22 - H03L7/10
- 本发明提供了一种快速锁定的频率源，包括低压差线性稳压器芯片、锁相环芯片、捕获电路、滤波器、ARM芯片、射频放大器以及封装件；所述锁相环芯片，用于产生预设频率的射频信号，并将所述射频信号输出至环路滤波器；所述捕获电路，用于输出预置的三角波电压，使锁相环芯片输出的射频信号在锁相环电路的快捕带内，帮助锁相环电路快速锁定；所述环路滤波器，用于滤除所述射频信号中的高次谐波；所述射频放大器，用于实现对所述的射频信号进行放大并输出；所述低压差线性稳压器芯片，用于向所述锁相环芯片、所述捕获电路和所述ARM芯片提供电能；所述ARM芯片，用于提供锁相环芯片初始化程序，锁定预置的频率。本发明具有锁定时间短、集成度高、体积小、低杂散等优点。
- 数字锁相环电路-202111589977.8
- 刘拓夫;李萌 - 昂宝电子（上海）有限公司
- 2021-12-23 - 2022-04-12 - H03L7/10
- 提供了一种数字锁相环电路，包括：同步控制模块，被配置为基于基础时钟信号和输入周期信号，产生表征输入周期信号相对于基础时钟信号的周期性变化的输入表征信号；计数控制模块，被配置为基于基础时钟信号和输入表征信号，产生表征输入表征信号的周期与基础时钟信号的周期之间的倍数关系的时钟计数结果；运算控制模块，被配置为基于输出时钟信号的频率与输入周期信号的频率之间的预设倍频系数产生基础时钟控制变量，并基于时钟计数结果产生输出时钟控制变量；以及输出控制模块，被配置为基于基础时钟控制变量和输出时钟控制变量产生输出控制信号，并基于输出控制信号和基础时钟信号产生输出时钟信号。
- 用于高分辨率雷达阵列系统的频率源无线同步与校准方法-201910304335.5
- 傅海鹏;马凯学;李旭光 - 天津大学
- 2019-04-16 - 2022-04-05 - H03L7/10
- 本发明公开一种用于高分辨率雷达阵列系统的频率源无线同步与校准方法，抽取由多个阵列模块连接形成的阵列系统中一个阵列模块作为参考频率源并发射频率信号，系阵列统中其余阵列模块接收经反射的参考频率源信号并注入阵列模块自身的频率源中，使其与参考频率信号同步。本发明可通过系统内自身的发射单元发射频率信号，阵列系统中所有单元同时接收信号，并与自身对应的阵列模块频率源相连，实现阵列系统中所有频率源的同步，提高相干雷达和成像阵列系统的性能。
- 往返延迟估计的相位同步-202080054442.8
- A.多罗森科;C.哈丁;J.P.伯克;J.B.索里亚加;J.金 - 高通股份有限公司
- 2020-07-08 - 2022-03-11 - H03L7/10
- 分别由发送器(TX)锁相环(PLL)和接收器(RX)锁相环(PLL)生成的发送器(TX)波形和接收器(RX)波形之间的相位变化是例如在往返时间(RTT)估计中使用的处理延迟校准中的误差源。虽然TX波形和RX波形在稳态条件下具有恒定的相位延迟，但是在瞬态期间，例如在启动或复位时，相位延迟可能变化高达±180°，这在50MHz的基带频率下会引入高达±10纳秒的随机延迟变化，这对于使用RTT进行精细位置估计是不希望的。使用利用TX PLL和RX PLL的输出信号生成的相位校正信号，可以减小或消除TX波形和RX波形之间的相位延迟变化。
- 一种拓宽注入锁定振荡器锁定范围的电路和方法-202111197412.5
- 常子怡;赵博 - 浙江大学
- 2021-10-14 - 2022-03-01 - H03L7/10
- 本发明提供一种拓宽注入锁定振荡器锁定范围的电路和方法，该电路包括：N个注入锁定振荡器和一个锁定检测器，所述锁定检测器包括：对准监测器、时钟选择器和N个自采样器，使用脉冲参考信号输入至N个注入锁定振荡器中，每个注入锁定振荡器的输出连接至时钟选择器和对应的自采样器，自采样器对输入脉冲参考信号的N个注入锁定振荡器的输出进行采样并输出采样结果至对准监测器，对准监测器监测采样结果，判断注入锁定振荡器的锁定情况并关断未锁定的振荡器，时钟选择器选择锁定的振荡器，将该振荡器输出的时钟信号传输给系统。本发明无需外部调试电路，使注入锁定振荡器在不增加功耗的条件下拓宽了锁定范围，全自动实现了注入锁定的判断和选择。
- 一种信号锁相方法及系统-202111358344.6
- 徐国金;陈建明;杨一;卢钢 - 浙江日风电气股份有限公司
- 2021-11-17 - 2022-03-01 - H03L7/10
- 本申请公开了一种信号锁相方法及系统，该方法包括：获取电网的实时三相电压信号；根据第一相位，将实时三相电压信号变换为第一电压信号；第一相位为偏置角频率对时间的积分；根据第二相位，将第一电压信号变换为中间三相电压信号；第二相位为第一相位与前馈相位的差值，前馈相位为误差调节值与前馈系数的积；根据第三相位，将中间三相电压信号变换为第二电压信号；对第二电压信号中的q轴电压信号进行误差调节再与偏置角频率求和，然后对时间积分得到输出相位。本申请的信号锁相方法利用偏置角频率、误差调节值和前馈系数确定第一相位、第二相位和第三相位，以此控制对应的闭环系统的传递函数，从而能够控制输出相位不发生超调现象。
- 一种两点调制的调频连续波锁相环系统-202111247824.5
- 余斌;吴炎辉;吴博文;李巍;刘建 - 中国电子科技集团公司第三十八研究所
- 2021-10-26 - 2022-02-11 - H03L7/10
- 本发明公开了一种两点调制的调频连续波锁相环系统，属于射频与模拟集成电路技术领域，包括控制电压产生系统，用于实现闭环控制振荡器的频率；数模转换开环控制系统，用于实现开环控制振荡器频率；连续可调小数分频器系统，用于实现精确的分频比；两点调制压控振荡器，实现两个压控信号调制的低相位噪声LC压控振荡器。本发明构建了一种调频连续波频率源，相对于传统锁相环架构，能够实现更宽的调频范围，并支持多种调制类型，给锁相环系统是理想的毫米波雷达系统频率源，提高了毫米波雷达系统集成度，降低了系统成本，值得被推广使用。
- 专利分类
