[发明专利]基于线性反馈移位寄存器的N比特计数器及控制方法有效
| 申请号： | 201310033621.5 | 申请日： | 2013-01-29 |
| 公开（公告）号： | CN103138748A | 公开（公告）日： | 2013-06-05 |
| 发明（设计）人： | 吴金;杨俊浩;郑丽霞;包生辉;刘钊;周长梅;孙伟锋 | 申请（专利权）人： | 东南大学 |
| 主分类号： | H03K23/64 | 分类号： | H03K23/64 |
| 代理公司： | 南京经纬专利商标代理有限公司 32200 | 代理人： | 许方 |
| 地址： | 214135 江苏*** | 国省代码： | 江苏;32 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 本发明涉及基于线性反馈移位寄存器的N比特计数器及控制方法，其中，N比特计数器包括线性反馈移位寄存器计数模块、以及与线性反馈移位寄存器计数模块相连接的反馈回路控制模块；其中，反馈回路控制模块包括时钟频率切换模块和计数传输模式切换模块；本发明中，时钟频率切换模块用于切换线性反馈移位寄存器计数模块的时钟信号，计数传输模式切换模块用于切换线性反馈移位寄存器计数模块工作于计数或传输模式，有效解决了工作频率和电路面积之间的兼容，而且能够有效的实现了计数与传输的双工作模式，提高了实际工作中的效率。 | ||
| 搜索关键词： | 基于 线性 反馈 移位寄存器 比特 计数器 控制 方法 | ||
【主权项】：
基于线性反馈移位寄存器的N比特计数器，包括线性反馈移位寄存器计数模块，其中，线性反馈移位寄存器计数模块包括一个D触发器组和至少一个同或门，同或门的数量由N和线性反馈移位寄存器的本原多项式表所决定，各个同或门彼此级联连接；D触发器组包括N个串联连接的D触发器，各D触发器的正向输出端与下一级D触发器的正向输入端连接，根据线性反馈移位寄存器的本原多项式表，同时将对应的D触发器的正向输出端分别与各级同或门的各输入端相连接，D触发器组的正向输出端同时进行数据信号输出；其特征在于：还包括与线性反馈移位寄存器计数模块相连接的反馈回路控制模块，反馈回路控制模块包括时钟频率切换模块和计数传输模式切换模块；其中，线性反馈移位寄存器计数模块中，D触发器组的正向输入端与计数传输模式切换模块的输出端相连接，各个D触发器的时钟输入端和复位输入端分别与时钟频率切换模块相连接；输入数据信号和最后一级同或门的输出端分别与计数传输模式切换模块的输入端相连接；时钟频率切换模块用于切换线性反馈移位寄存器计数模块的时钟信号，计数传输模式切换模块用于切换线性反馈移位寄存器计数模块工作于计数或传输模式。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于东南大学，未经东南大学许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201310033621.5/，转载请声明来源钻瓜专利网。
- 上一篇：制孔刀具
- 下一篇：切纸机压纸器安全保护装置
- 同类专利
- 数字周期分频器-201580005048.4
- 约瑟夫·朱利谢尔;凯文·基尔策;科伯思·范伊登 - 密克罗奇普技术公司
- 2015-01-29 - 2019-03-01 - H03K23/64
- 本发明揭示一种系统，所述系统可具有：数字周期分频器，其产生与由旋转输入信号界定的角度成比例的输出信号；及间隔测量单元，其确定由所述输入输出信号的后续脉冲界定的间隔的间隔时间。在一种增强中，所述系统还可具有遗漏脉冲检测器，其可操作以比较当前间隔与参数，以确定脉冲是否在所述输入信号中遗漏。
- 可变分频器-201680083289.5
- 柳原裕贵;堤恒次 - 三菱电机株式会社
- 2016-03-16 - 2018-11-16 - H03K23/64
- 设定数据输出电路(3)构成为与从第1分频器组(1)的多个双模分频器(1‑1、1‑2)中的、被从复位电路(6)输出无效的复位信号的双模分频器中末级的双模分频器输出的分频信号同步地，更新设定数据。由此，在与分频动作相关的有效的双模分频器中，最后级的双模分频器的分频比为3分频时，即便被赋予了减少与分频动作相关的有效的双模分频器的个数的分频比设定数据，也能够实现正常的分频动作。
- 一种24进制减法计数电路及芯片-201720834825.2
- 蔡荣怀;曹进伟;吴小平;乔世成;陈孟邦;黄国华 - 宗仁科技（平潭）有限公司
- 2017-07-11 - 2018-01-23 - H03K23/64
- 本实用新型适用于集成电路技术领域，提供了一种24进制减法计数电路及芯片。本实用新型中，24进制减法计数电路通过采用成本较低的反相模块和分频计数模块代替微控制器，对输入的脉冲信号进行反相并生成反相脉冲信号，并根据脉冲信号和反相脉冲信号执行从数值23至数值0的循环减计数，并输出相应的二进制编码的减计数结果。该24进制减法计数电路通过反相模块和分频计数模块实现，成本低。
- 一种24进制减法计数电路及芯片-201710561294.9
- 蔡荣怀;曹进伟;吴小平;乔世成;陈孟邦;黄国华 - 宗仁科技（平潭）有限公司
- 2017-07-11 - 2017-10-24 - H03K23/64
- 本发明适用于集成电路技术领域，提供了一种24进制减法计数电路及芯片。本发明中，24进制减法计数电路通过采用成本较低的反相模块和分频计数模块代替微控制器，对输入的脉冲信号进行反相并生成反相脉冲信号，并根据脉冲信号和反相脉冲信号执行从数值23至数值0的循环减计数，并输出相应的二进制编码的减计数结果。该24进制减法计数电路通过反相模块和分频计数模块实现，成本低。
- 6-18GHz超宽带四分频器-201521058029.1
- 张君;韩琳;欧阳建伟;杨广举;侯有江 - 南京才华科技集团有限公司
- 2015-12-18 - 2016-06-01 - H03K23/64
- 一种6-18GHz超宽带四分频器，其包括屏蔽盒体和盒体内的基板，基板上载有微波电路；微波电路包括MMIC四分频芯片、LTCC低通滤波器和电压转换模块；屏蔽盒体两端分别设有输入接口（IN）、输出接口（OUT）和直流偏置接口（VDD）；射频信号从输入接口输入，经四分频器分频后，再经过低通滤波器滤除谐杂波后，经输出接口输出。本实用新型在较高集成度的基础上实现超宽带、小型化、高稳定度的四分频组件，调试简单，能有效地满足微波电子系统的要求。
- 一种时钟分频电路、时钟生成网络及芯片-201320013211.X
- 张莹;郝晓东 - 大唐微电子技术有限公司
- 2013-01-10 - 2013-09-18 - H03K23/64
- 本实用新型公开了一种时钟分频电路、时钟生成网络及芯片，包括：滤波电路、分频电路和分频时钟输出选择电路，滤波电路和分频电路均与分频时钟输出选择电路连接，其中：滤波电路包含外部时钟输入端和外部时钟输出端，外部时钟输入端与外部时钟源连接，外部时钟输出端与分频时钟输出选择电路连接；分频电路包含内部时钟输入端、分频数选择输入端、1.5分频时钟输出端、3分频时钟输出端和第三分频时钟输出端，内部时钟输入端与32M时钟源连接，1.5分频时钟输出端、3分频时钟输出端和第三分频时钟输出端分别与分频时钟输出选择电路连接；分频时钟输出选择电路包含分频数选择输入端、系统时钟输出端以及加解密时钟输出端。
- 小数分频系统-201310073355.9
- 荣蓉;许刚 - 上海山景集成电路股份有限公司
- 2013-03-07 - 2013-06-26 - H03K23/64
- 本发明提供一种小数分频系统。该小数分频系统至少包括：基于预设的分频比变化率及分频比的小数部分来产生相应的数字序列的序列产生电路；基于序列产生电路输出的数字序列来输出包含2种控制信号的控制信号流的delta-sigma调制器；基于delta-sigma调制器输出的控制信号流的当前控制信号由预定的各分频比中确定一种作为当前分频比的分频比控制电路；基于所确定的当前分频比来对待分频的频率信号进行当前分频的分频器；其中，在预定数量个待分频的频率信号的周期时间，输出的2种控制信号的个数比基于分频比的小数部分来确定。本发明采用全数字方案，利用数字技术改善相位噪声，具有结构简单、成本低、频率分辨率高等优点。
- 基于线性反馈移位寄存器的N比特计数器及控制方法-201310033621.5
- 吴金;杨俊浩;郑丽霞;包生辉;刘钊;周长梅;孙伟锋 - 东南大学
- 2013-01-29 - 2013-06-05 - H03K23/64
- 本发明涉及基于线性反馈移位寄存器的N比特计数器及控制方法，其中，N比特计数器包括线性反馈移位寄存器计数模块、以及与线性反馈移位寄存器计数模块相连接的反馈回路控制模块；其中，反馈回路控制模块包括时钟频率切换模块和计数传输模式切换模块；本发明中，时钟频率切换模块用于切换线性反馈移位寄存器计数模块的时钟信号，计数传输模式切换模块用于切换线性反馈移位寄存器计数模块工作于计数或传输模式，有效解决了工作频率和电路面积之间的兼容，而且能够有效的实现了计数与传输的双工作模式，提高了实际工作中的效率。
- 基于单片机的可预置分频数的任意整数分频器-201310030442.6
- 王春阳;林俊杰;祝小蜜;吕绪浩;刘艺多 - 长春理工大学
- 2013-01-27 - 2013-06-05 - H03K23/64
- 本发明涉及一种基于单片机的可预置分频数的任意整数分频器，属于100进制以内的任意整数分频的分频器。单片机与奇偶分频电路转换继电器、分频数显示单元电连接，奇偶分频电路转换继电器与奇数分频电路、偶数分频电路电连接，单片机用于给奇数分频电路、偶数分频电路预置分频数。此分频器操作简单，采用键盘输入分频数，液晶显示分频数的方式，极大的方便了用户。
- 分频电路、以及具备该分频电路的PLL电路和半导体集成电路-201180039918.1
- 满仲健;田口滋也 - 夏普株式会社
- 2011-08-24 - 2013-04-24 - H03K23/64
- 本发明具备：可变分频器（2），按2种分频比来对周期信号（s5）进行分频并输出第1分频信号（c1）；计数器电路（3），输出第1分频信号（c1）的循环数的计数值（c2），且在复位后重新从初始值起开始计数；比较器（4），既将每当计数值（c2）与比较基准值（a）一致时就进行高低电平反转的脉冲信号（s1）作为第2分频信号来输出，又将脉冲信号（s1）作为分频比的切换信号来提供给可变分频器（2），还在每当计数值（c2）与比较基准值（a）一致时向计数器电路（3）输出复位信号（r）；控制电路（5），将比较基准值（a）提供给比较器（4）。
- 高速分频器及使用高速分频器的锁相环路-201180036257.7
- 卡西克·苏布拉杰;丹亚·K - 德州仪器公司
- 2011-08-09 - 2013-04-03 - H03K23/64
- 一种分频器(200)包括最低有效LS级(220)、多个经级联除法器级(230-1到230-N)及输出级(210)。所述LS级(220)接收输入信号(201)、程序位及第一模式信号，且产生第一经分频信号及输出模式信号。所述多个除法器级(230-1到230-N)中的每一者将紧邻的前一级的输出的频率除以由对应程序位及对应模式信号指定的值。所述多个除法器级中的第一除法器级(230-1)经耦合以接收所述第一经分频信号且产生所述第一模式信号。所述输出级(210)接收所述输出模式信号及控制信号，且在所述控制信号处于1逻辑电平的情况下通过将所述输出模式信号的频率除以2来产生输出信号(299)。否则，所述输出级在不分频的情况下转发所述输出模式信号。
- 专利分类
