[发明专利]一种建立函数栈的方法、装置、介质和电子设备有效
| 申请号： | 202010009897.X | 申请日： | 2020-01-06 |
| 公开（公告）号： | CN111209042B | 公开（公告）日： | 2022-08-26 |
| 发明（设计）人： | 朴英敏 | 申请（专利权）人： | 北京字节跳动网络技术有限公司 |
| 主分类号： | G06F9/34 | 分类号： | G06F9/34 |
| 代理公司： | 北京睿驰通程知识产权代理事务所(普通合伙) 11604 | 代理人： | 唐华;张文平 |
| 地址： | 100041 北京市石景山区*** | 国省代码： | 北京;11 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 本公开提供了一种建立函数栈的方法、装置、介质和电子设备。所述方法包括：获取指令计数器中的指令执行地址；当所述指令执行地址的值为第一调用函数的第一调用地址时，则获取第一返回地址和通过栈指针获取栈指针值；基于所述第一调用地址、所述第一返回地址和所述栈指针值检索历史函数栈数据集，获取检索结果；当所述检索结果非空时，则确定所述检索结果为与第二调用函数相关联的第二克隆函数栈地址，且创建与所述第一调用函数相关联的第一函数栈，并根据所述第二克隆函数栈地址将第二克隆函数栈中的信息复制到所述第一函数栈中。通过快速比较从历史函数栈数据集中找出相同函数栈，利用克隆函数栈创建对应的函数栈。避免重复计算，提升回溯效率。 | ||
| 搜索关键词： | 一种 建立 函数 方法 装置 介质 电子设备 | ||
【主权项】：
暂无信息
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于北京字节跳动网络技术有限公司，未经北京字节跳动网络技术有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/202010009897.X/，转载请声明来源钻瓜专利网。
- 同类专利
- 增强型低成本微控制器-201780009258.X
- 阿希什·塞纳帕蒂;肖恩·斯蒂德曼;B·卢舍尔 - 密克罗奇普技术公司
- 2017-05-12 - 2023-09-01 - G06F9/34
- 本申请实施例涉及一种增强型低成本微控制器。本发明涉及一种8位微处理器，其具有程序存储器及数据存储器，所述程序存储器具有16位指令字大小，所述数据存储器具有8位数据大小。指令字具有针对高达12个位的地址的有效负载大小。此外，所述微处理器具有与所述程序存储器及所述数据存储器耦合的中央处理单元；经配置以选择高达64个存储器库中的一者的库选择寄存器；及可操作以寻址高达16KB的数据存储器的间接寻址寄存器。所述CPU经配置以执行具有两个指令字且经配置以仅存取所述数据存储器的下4KB的第一移动指令及具有三个指令字且经配置以存取所述整个数据存储器的第二移动指令。
- 具有提取提前滞后的流引擎-201780072883.9
- M·皮尔逊 - 德州仪器公司
- 2017-12-20 - 2023-07-21 - G06F9/34
- 描述的实例将对共享存储器或资源的存取控制为是突发性的。存取控制器确定准备好发出的存取数目N是否小于当前缓冲器容量M(4402)。如果N小于M，那么所述存取控制器发出所有就绪存取(4403)。否则，所述存取控制器确定所述当前缓冲器容量M是否小于滞后量R(4404)。如果所述当前缓冲器容量M小于所述滞后量R，那么存取控制器等待(4405)。如果所述当前缓冲器容量M大于或等于所述滞后量R，那么存取控制器发出R个存取(4406)。当缓冲器容量受约束时，此用于束缚对所述滞后量R的存取。流引擎调调用由控制寄存器指定的多个嵌套循环的固定数据流以进行存储直到使用。
- 一种图指令处理方法及装置-202080104044.2
- 周若愚;朱凡;孙文博;周昔平 - 华为技术有限公司
- 2020-08-24 - 2023-06-30 - G06F9/34
- 一种图指令处理方法及装置，涉及计算机技术领域，用于提高有向图流计算架构的性能。该方法应用于处理器中，包括：检测第一图指令的第一输入和第二输入是否处于准备完成状态，第一输入和/或所述第二输入为所述第一图指令的动态数据输入(S301)；当第一输入和第二输入均处于准备完成状态时，从第一寄存器中获取第一图指令的静态数据输入信息，该静态数据输入信息用于指示至少一个输入(S302)，至少一个输入中的每个输入为常量输入或者暂时常量输入；根据第一输入、第二输入和该至少一个输入处理第一图指令，得到第一处理结果(S303)。
- 用于使用能力约束对存储器的访问的技术-202180070103.3
- 弗朗索瓦·克里斯托弗·雅克·波特曼;托马斯·克里斯多夫·格鲁卡特;布兰得利·约翰·史密斯 - ARM有限公司
- 2021-08-11 - 2023-06-30 - G06F9/34
- 本发明提供了一种用于使用能力约束对存储器的访问的装置和方法。处理电路执行在其期间生成对存储器的访问请求的操作，其中使用识别约束信息的能力生成针对该访问请求的存储器地址。能力检查电路执行能力检查操作，以基于由给定能力所识别的该约束信息确定是否准许其存储器地址是使用该给定能力生成的给定访问请求。然后，存储器访问检查电路依靠与该给定访问请求相关联的信任级别进一步约束由该给定访问请求对该存储器的访问。该给定能力具有与其相关联的能力信任级别，并且与该给定访问请求相关联的该信任级别取决于与该处理电路的当前操作模式相关联的当前模式信任级别以及该给定能力的该能力信任级别两者。
- 数据处理装置及相关产品-201910272513.0
- 请求不公布姓名 - 安徽寒武纪信息科技有限公司
- 2019-04-04 - 2023-03-31 - G06F9/34
- 本公开涉及一种数据处理装置及相关产品，所述产品包括控制模块，所述控制模块包括：指令缓存单元、指令处理单元和存储队列单元；所述指令缓存单元，用于存储所述人工神经网络运算关联的计算指令；所述指令处理单元，用于对所述计算指令解析得到多个运算指令；所述存储队列单元，用于存储指令队列，该指令队列包括：按该队列的前后顺序待执行的多个运算指令或计算指令。通过以上方法，本公开可以提高相关产品在进行神经网络模型的运算时的运算效率。
- 一种基于伏羲处理器的地址转换方法、装置、设备及介质-202211044269.0
- 敖军;熊楠;洪寰;陈宣林;孟悦恒;谢扬华;陈攀;鲁怡雯;王雷;蔡田田;邓清唐;陈波;杨英杰;周培;魏东升;蔡燕春;温伟弘;郭铭海;陈威;林亚培;严磊;许健;李君;张齐;周到;弓羽箭;闫佳伟;王东方;李瑞棋;周东;何炳龙 - 贵州电网有限责任公司贵阳供电局;南方电网数字电网研究院有限公司;广东电网有限责任公司广州供电局;威胜信息技术股份有限公司;北京翼辉信息技术有限公司;南京翼辉信息技术有限公司;广州翼辉信息技术有限公司
- 2022-08-30 - 2022-12-02 - G06F9/34
- 本发明涉及一种基于伏羲处理器的地址转换方法、装置、设备及介质，所述基于伏羲处理器的地址转换方法包括步骤：通过MSA寄存器设置偏移地址；将伏羲处理器的不可映射虚拟地址空间指向指定物理地址空间；在访问当前虚拟地址时，判断所述当前虚拟地址是否落入所述不可映射虚拟地址空间；若落入，将所述当前虚拟地址减去所述偏移地址、得到对应的当前物理地址，并访问所述当前物理地址对应的存储单元。通过上述技术方案，可解决目前处理器中虚拟地址转换物理地址需要消耗大量时间、导致系统性能下降的问题。
- 一种用于减少虚拟地址计算的处理器及其方法-202011455196.5
- 崔泽汉 - 海光信息技术股份有限公司
- 2020-12-10 - 2022-11-08 - G06F9/34
- 一种用于减少虚拟地址计算的处理器及其方法，该处理器包括一种用于优化访存微指令的分配的分配单元和/或一种用于优化访存微指令的虚拟地址的计算的访存单元。
- 多级高速缓存系统及电子设备-202210629279.4
- 江靖华;张坚 - 深流微智能科技（深圳）有限公司
- 2022-06-06 - 2022-09-02 - G06F9/34
- 本发明实施例公开了一种多级高速缓存系统及电子设备。该系统将图形处理系统GPU的3级缓存划分为多个模块化单元，多个模块化单元至少包括数据缓冲区、标记库单元、数据库单元、状态库单元、数据错过队列单元和逐出缓冲单元，将GPU系统3级缓存分解为独立的单元，使得流水管线概念不再重要，每个单元处理自己的功能，不受其他单元的干扰。通过本发明，解决了相关技术中的图形处理系统3级缓存通常采用将请求命令联锁到所有流水线阶段的方式，存在设计复杂且缺乏配置灵活性的问题，达到了实现请求指令在不同的功能单元中并行执行和按顺序执行，提高了系统性能以及执行延迟时间的灵活性的技术效果。
- 一种建立函数栈的方法、装置、介质和电子设备-202010009897.X
- 朴英敏 - 北京字节跳动网络技术有限公司
- 2020-01-06 - 2022-08-26 - G06F9/34
- 本公开提供了一种建立函数栈的方法、装置、介质和电子设备。所述方法包括：获取指令计数器中的指令执行地址；当所述指令执行地址的值为第一调用函数的第一调用地址时，则获取第一返回地址和通过栈指针获取栈指针值；基于所述第一调用地址、所述第一返回地址和所述栈指针值检索历史函数栈数据集，获取检索结果；当所述检索结果非空时，则确定所述检索结果为与第二调用函数相关联的第二克隆函数栈地址，且创建与所述第一调用函数相关联的第一函数栈，并根据所述第二克隆函数栈地址将第二克隆函数栈中的信息复制到所述第一函数栈中。通过快速比较从历史函数栈数据集中找出相同函数栈，利用克隆函数栈创建对应的函数栈。避免重复计算，提升回溯效率。
- 模块间数据传输方法及控制装置-202110329356.X
- 刘歆艺 - 杭州迪普信息技术有限公司
- 2021-03-28 - 2022-07-26 - G06F9/34
- 本公开提供一种模块间数据传输方法、控制模块以及功能模块。该方法包括：接收第一模块发送的读取请求，所述读取请求包括第二模块的标识；根据所述标识从参数存储区域中查找到所述第二模块的参数数据；将所述参数数据返回给所述第一模块，以使所述第一模块根据所述参数数据从数据存储区域中读取所述第二模块的内容数据，打破功能模块之间的耦合关系，上下级模块不直接相连，而是采用功能模块均与控制模块相连的方法，能够满足流水线技术无法实现的系统设计需求，方便各个功能模块独立调试、方便外部接口对于底层的控制、修改或新增代码的时候尽可能的降低修改次数以及修改内容。
- 一种数据处理方法和装置-202210239236.5
- 糜鹏程 - 北京沃东天骏信息技术有限公司;北京京东世纪贸易有限公司
- 2022-03-11 - 2022-06-14 - G06F9/34
- 本发明公开了一种数据处理方法和装置，涉及计算机技术领域。该方法的一具体实施方式包括：接收请求方发送的数据处理请求，其中，数据处理请求中包括回调地址；判断数据处理请求中是否包括回调函数；若是，根据回调函数中指示的参数信息确定回调参数值，根据回调函数和回调参数值对回调地址进行重定向处理；将重定向处理后的回调地址回调至请求方。该实施方式增加了请求方对回调结果的自主控制权，满足了请求方的实时性、多样性需求，拓展了数据处理方法的适用场景，提升了用户体验。
- 数据处理装置、数据处理方法及相关产品-202011272683.8
- 不公告发明人 - 中科寒武纪科技股份有限公司
- 2020-11-13 - 2022-05-13 - G06F9/34
- 本披露公开了一种数据处理装置、数据处理方法及相关产品。该数据处理装置可以实现为计算装置包括在组合处理装置中，该组合处理装置还可以包括接口装置和其他处理装置。该计算装置与其他处理装置进行交互，共同完成用户指定的计算操作。组合处理装置还可以包括存储装置，该存储装置分别与计算装置和其他处理装置连接，用于存储该计算装置和其他处理装置的数据。本披露的方案提供了涉及张量数据的指令系统，其可以增加处理灵活度，提高机器的处理效率。
- 指令执行控制方法、装置、处理器和电子设备-202111678622.6
- 喻琛;左航;潘于 - 海光信息技术股份有限公司
- 2021-12-31 - 2022-04-08 - G06F9/34
- 本申请实施例提供一种指令执行控制方法、装置、处理器和电子设备，其中，指令执行控制方法包括：发射访存等待指令，包括目标读写指令总量，目标读写指令总量为当前有效执行的读写访存指令不得大于的目标数量，发射访存等待指令适于阻塞后续指令的发射直至当前有效执行的读写访存指令不大于目标读写指令总量；获取目标读写指令总量和当前有效执行的各个访存指令的指令类型发射顺序；根据目标读写指令总量和指令类型发射顺序，获取目标读指令总量和目标写指令总量，目标读指令总量和目标写指令总量之和等于目标读写指令总量。本申请实施例所提供的指令执行控制方法，可以实现通过乱序执行的方式执行程序中按照顺序执行编译的读写访存指令。
- 支持多访存模式的可重构处理单元阵列及控制方法、装置-202011506034.X
- 尹首一;林宥旭;谷江源;钟鸣;罗列;张淞;韩慧明;刘雷波;魏少军 - 清华大学
- 2020-12-18 - 2021-03-23 - G06F9/34
- 本发明公开了一种支持多访存模式的可重构处理单元阵列及控制方法、装置，其中该方法包括：多个处理单元阵列PEA及对应的多个共享存储器SM；每个处理单元阵列PEA包括：多个处理单元PE；每个共享存储器SM被划分为多个存储体Bank；其中，多个处理单元阵列PEA和多个共享存储器间隔设置，使得每个处理单元阵列PEA中的每个处理单元PE能够访问相邻两个共享存储器SM的存储体Bank。本发明能够使得每个处理单元阵列PEA能够根据不同的访存运算配置信息，控制每个处理单元阵列PEA中各个处理单元PE采用不同的访存模式访问相应的共享存储器SM。
- 处理器和指令码生成设备-201610101924.X
- 山下源;龟井达也 - 瑞萨电子株式会社
- 2016-02-24 - 2020-12-04 - G06F9/34
- 本申请涉及处理器和指令码生成设备。在包括指令预取缓冲器以从存储器预取具有连续地址的指令组的处理器中，降低了发生总线比所需更多地被指令预取占用的情况的概率。处理器包括指令获取地址发生器，其控制将被预取到指令预取缓冲器中的指令的地址和量。指令获取地址发生器包括存储指令的指令预取量的表，以使得指令预取缓冲器与处理执行单元中出现的分支的分支目的地地址相关联地执行预取。当处理执行单元中出现分支时，指令获取地址发生器使得指令预取缓冲器预取与包括所出现分支的分支目的地地址的所关注的分支目的地地址相对应的指令预取量的指令。
- 一种CPU给硬件电路下发命令描述符的方法及装置-201811542795.3
- 余桉;汤晓东 - 深圳忆联信息系统有限公司
- 2018-12-17 - 2020-12-01 - G06F9/34
- 本发明公开了一种CPU给硬件电路下发命令描述符的方法及装置，其中方法包括：读取环形先进先出命令槽中的命令描述符；根据当前命令描述符执行对应的指令操作；判断当前命令描述符是否标记有下一个待执行的命令描述符；若是，则返回所述读取环形先进先出命令槽中的命令描述符的步骤；若否，则进入查询等待期；经过查询等待期后查询当前命令描述符是否有新的待执行的命令描述符；若是，则返回所述读取环形先进先出命令槽中的命令描述符的步骤；若否，则判断硬件电路是否被CPU停止，若是，则结束读取命令描述符；若否，则返回所述进入查询等待期的步骤。本发明减小了CPU与硬件电路的交互，提高了CPU的运行效率，而且节约了memory的资源。
- 一种处理器、指令执行设备及方法-201910238787.8
- 陆一珉;项晓燕 - 阿里巴巴集团控股有限公司
- 2019-03-27 - 2020-10-09 - G06F9/34
- 本发明公开了一种处理器中的数据存储指令的执行方法，包括步骤：将数据存储指令拆分为地址伪指令和数据伪指令，该地址伪指令涉及数据存储指令的地址操作数，以及数据伪指令涉及数据存储指令的数据操作数；执行该地址伪指令，以计算与地址操作数相对应的数据存储地址；执行数据伪指令，以获取与数据操作数相对应的数据内容；以及将所获取的数据内容存储到在数据存储区域中所计算得到的数据存储地址。本发明还公开了相应的指令执行设备、包含该执行设备的处理器和片上系统。
- 一种统一染色器阵列多warp取指电路-201611139580.8
- 魏艳艳;田泽;牛少平;任向隆;王宣明;韩一鹏 - 中国航空工业集团公司西安航空计算技术研究所
- 2016-12-12 - 2019-05-21 - G06F9/34
- 本发明属于集成电路技术领域，涉及一种统一染色器阵列多warp取指电路及方法。其中电路包括warp调度单元(1)、取指信息fifo(2)、外部的icache(3)及至少2个warp的pc地址计算单元(4)；每个pc地址计算单元对应1个warp。本发明能够实现多个warp取指令的过程，有效的隐藏存储器延迟，以提高统一染色器阵列的吞吐量。
- 用于使用图像识别布置图像的方法和设备-201410006807.6
- 陈炯周;李宰明;张喆皓 - 三星电子株式会社
- 2014-01-07 - 2018-09-21 - G06F9/34
- 公开了一种用于使用图像识别布置图像的方法和设备。所述方法包括如下操作：从原始图像识别与原始图像的至少一个局部区域相应的主体部分；剪切主体部分；在预定区域中显示主体部分。
- 用于从链式结构检索元素的装置和方法-201680070452.4
- O·本-琪琪;I·帕多 - 英特尔公司
- 2016-12-14 - 2018-07-17 - G06F9/34
- 描述了一种用于从链式结构检索元素的装置和方法。例如，装置的一个实施例包括：解码单元，用于对第一指令进行解码，所述第一指令用于利用当前地址值、末尾地址值和偏移；以及执行单元，用于执行所述第一指令以使所述执行单元将所述当前地址值与所述末尾地址值进行比较，所述执行单元用于：如果所述当前地址值等于所述末尾地址值，则对于所述第一指令不执行附加的操作；以及如果所述当前地址值不等于所述末尾地址值，则所述执行单元用于将所述偏移值加到所述当前地址值以标识元素结构内的下一地址指针，所述执行单元用于进一步将所述当前地址值设置为等于所述下一地址指针。
- 查找负数的方法、装置及处理器-201610184539.6
- 汪文祥;杨灿;邢金璋 - 龙芯中科技术有限公司
- 2016-03-28 - 2018-06-12 - G06F9/34
- 本发明提供一种查找负数的方法、装置及处理器，该方法包括：接收查找负数指令，其中，查找负数指令包括作为待处理的向量数据的第一操作数、作为查找顺序的第二操作数、作为待处理的向量数据中元素的存储宽度的第三操作数以及存储所查找的负数信息的目的地；解码查找负数指令、并根据查找负数指令查找获取待处理的向量数据中的负数信息；将负数信息存储在目的地中。在本发明中，根据查找负数指令中的操作数信息和目的地信息查找待处理的向量数据中的负数信息，并将查找到的负数信息存储在目的地中，从而提高了查找负数的效率，避免了现有技术中，CPU必须在内部存储器中逐条读取指令，才能实现对向量数据中负数的查找，导致查找负数效率低下的问题。
- 变量值存储方法、读取方法、操作执行方法及装置-201610670818.3
- 王海滨 - 法乐第（北京）网络科技有限公司
- 2016-08-15 - 2018-03-06 - G06F9/34
- 本申请公开了一种变量值存储方法，用以解决扭矩监控模块按照现有技术进行变量值读取，会导致读取到的变量值出现精度损失的问题。方法包括将浮点型的值，保存在整型变量对应的存储空间；根据所述存储空间的地址，确定整型指针变量的值，以便后续按照与浮点类型相匹配的读取方式，从所述整型指针变量的值对应的所述存储空间读取所述浮点型的值。本申请还公开了一种变量值读取方法和操作执行方法及装置。
- 一种虚拟化环境中的数据通信的方法、装置及处理器-201480001007.3
- 艾楚越;庞西豹 - 华为技术有限公司
- 2014-04-08 - 2018-02-13 - G06F9/34
- 本发明实施例公开了一种虚拟化环境中的数据通信的方法、装置及处理器，通过图形处理程序通过图形处理接口调用图形驱动的写入函数，调用过程中的函数记录在函数栈中，根据所述图形驱动的写入函数的入口地址和所述函数栈的层数，确定所述图形处理接口的写入函数的入口地址，从所述图形处理接口的写入函数的入口地址中读取所述图形处理程序的顶点缓存的偏移量及长度，从而确定图形处理程序在顶点缓存中修改的数据区域,所述修改的数据区域即为图形渲染所必需的数据，用户虚拟机仅将图形渲染必需的数据发送到渲染服务器，从而避免非必要数据的传输，降低用户虚拟机与渲染服务器之间的通信开销，加快了渲染服务器的渲染速度，从而提高GPU虚拟化技术中共享的效率和用户体验。
- 在计算机系统中维持操作数活性信息-201280048608.0
- M.K.格什温;V.萨拉普拉 - 国际商业机器公司
- 2012-09-24 - 2017-05-03 - G06F9/34
- 在对于运行程序的当前架构化的操作数进行上下文切换期间，维持操作数活性状态信息，当前操作数状态信息指示对应的当前操作数是否是对于由第一程序模块使用而言被使能或被禁止中的任一个，该第一程序模块包括用于禁止当前架构化的操作数的指令集架构（ISA）的机器指令，当前操作数被所述第一程序模块的机器指令访问，该访问包括使用当前操作数状态信息来确定之前存储的当前操作数值是否能够被该第一程序模块访问。
- 用于使用感测电路执行逻辑运算的设备及方法-201480011890.4
- 特洛伊·A·曼宁 - 美光科技公司
- 2014-02-20 - 2017-01-18 - G06F9/34
- 本发明包含与使用感测电路执行逻辑运算有关的设备及方法。实例性设备包括存储器单元阵列及耦合到所述阵列的感测电路。所述感测电路经配置以使用存储于耦合到感测线的第一存储器单元中的数据值作为第一输入及使用存储于耦合到所述感测线的第二存储器单元中的数据值作为第二输入来执行逻辑运算。所述感测电路经配置以在不经由感测线地址存取传送数据的情况下执行所述逻辑运算。
- 在数据处理装置中的地址产生-201280012080.1
- 奈杰尔·约翰·斯蒂芬斯;戴维·詹姆斯·西尔 - ARM有限公司
- 2012-01-26 - 2016-11-23 - G06F9/34
- 本发明提供一种数据处理装置，该数据处理装置包含处理电路系统与指令译码器，该指令译码器响应于程序指令而控制处理电路系统以执行数据处理。该指令译码器响应于地址计算指令而执行地址计算操作，以从非固定式参考地址与部分偏移值计算出部分地址结果，从而能够使用至少一个附加程序指令从该部分地址结果计算出完整地址，该完整地址指定信息个体的内存位置。该部分偏移值具有大于或等于指令大小的位宽度，且该部分偏移值被编码于该地址计算指令的至少一个部分偏移字段内。本发明亦提供相应的数据处理方法、虚拟机以及计算机程序产品。
- 一种数据转发方法-201410432129.X
- 雒根雄 - 北京京东尚科信息技术有限公司
- 2014-08-28 - 2014-12-03 - G06F9/34
- 本申请公开了一种数据转发方法，包括：转发系统根据当前用户请求发送数据的数据量估计值，为本次发送请求配置相应的转发线程数；当所述数据到达所述转发系统时，所述转发系统确定当前是否已为所述数据对应的所述发送请求创建相应的转发线程，如果是，则利用为所述发送请求创建的转发线程进行所到达数据的转发；否则，根据为所述数据对应的所述发送请求配置的所述转发线程数，为所述数据对应的所述发送请求创建相应数量的转发线程，并利用所创建的转发线程进行所到达数据的转发。采用本发明，可以确保所创建的转发线程能够满足数据转发的实时性要求，同时，可以避免转发资源的浪费。
- 执行单元内的数据转发系统和方法-201310217180.4
- 苏雷什·K·文库马汉提;卢奇安·科德雷斯库;王琳 - 高通股份有限公司
- 2009-02-03 - 2013-10-23 - G06F9/34
- 在一实施例中，揭示一种方法，所述方法包括在执行单元处的回写阶段期间将与来自第一指令的执行的待写入到寄存器堆的结果相关联的写入识别符与同具有多个执行单元的交错式多线程（IMT）处理器内的执行管线处的第二指令相关联的读取识别符比较。当所述写入识别符与所述读取识别符匹配时，所述方法进一步包括将所述结果存储在所述执行单元的本机存储器处以供所述执行单元在后续读取阶段中使用。
- 面向异构SIMD扩展部件的自动向量化方法-201310155403.9
- 赵荣彩;庞建民;姚远;刘鹏;索维毅 - 中国人民解放军信息工程大学
- 2013-04-28 - 2013-09-04 - G06F9/34
- 本发明涉及高性能计算自动并行化领域，特别涉及一种面向异构SIMD扩展部件的自动向量化方法，适用于不同向量长度、不同向量指令集的异构SIMD扩展部件，设计一套虚拟指令集，能够在自动向量化统一架构下将输入的C和Fortran程序转化为虚拟指令的中间表示，通过向量长度解虚拟化和指令集解虚拟化，自动变换为面向异构SIMD扩展部件的向量化代码，使程序员从繁冗复杂的手工向量化编码中解脱出来，本发明将向量化方法与相关优化方法相结合，从不同粒度进行向量识别，通过常规优化和引用点优化，最大限度的发掘循环级和基本块级的混合并行性，通过分析跨越基本块的数据依赖，对生成后的代码进行冗余优化，有效提升了程序的执行效率。
- 一种用于软件调试的微处理器数据流地址匹配自陷装置-200910202018.9
- 胡向东;杨剑新;颜世云 - 上海高性能集成电路设计中心
- 2009-12-23 - 2013-09-04 - G06F9/34
- 本发明公开了一种微处理器数据流地址匹配自陷装置。包括一组软件可配置的数据流地址匹配控制寄存器，数据流地址匹配判断逻辑，精确断点的数据流地址匹配自陷产生逻辑和微处理器运行状态保存逻辑；其中数据流地址如果满足数据流地址匹配控制寄存器指定的条件，则产生精确断点的数据流地址自陷，处理器会保留运行状态，既便于用户程序调试，又为操作系统调试提供了有力支持；本发明支持软件指定匹配模式(相等匹配或不等匹配)，指定“待匹配地址”的类型(虚地址或物理地址)，指定“待匹配地址”的位宽(全地址或部分地址)，丰富了软件调试手段。本发明有效利用现有访存硬件逻辑实现该功能，不必明显增加硬件设计复杂度和硬件成本。
- 专利分类
