[实用新型]乘法器、机器学习运算装置及组合处理装置有效
| 申请号： | 201921434164.X | 申请日： | 2019-08-30 |
| 公开（公告）号： | CN209879492U | 公开（公告）日： | 2019-12-31 |
| 发明（设计）人： | 不公告发明人 | 申请（专利权）人： | 上海寒武纪信息科技有限公司 |
| 主分类号： | G06F7/523 | 分类号： | G06F7/523 |
| 代理公司： | 11606 北京华进京联知识产权代理有限公司 | 代理人： | 孙岩 |
| 地址： | 200120 上海市浦*** | 国省代码： | 上海;31 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 本申请提供一种乘法器、机器学习运算装置及组合处理装置，所述乘法器包括：正则有符号数编码电路，修正部分积获取电路，华莱士树组电路和累加电路，所述正则有符号数编码电路的输出端与所述修正部分积获取电路的输入端连接，所述修正部分积获取电路的输出端与所述华莱士树组电路的输入端连接，所述华莱士树组电路的输出端与所述累加电路的输入端连接，上述乘法器能够通过正则有符号数编码电路对接收到的数据进行正则有符号数编码，得到的有效部分积的数目较少，从而降低了乘法器实现乘法运算的复杂性。 | ||
| 搜索关键词： | 乘法器 符号数 输入端连接 编码电路 获取电路 输出端 电路 累加电路 修正 组合处理装置 乘法运算 机器学习 运算装置 申请 | ||
【主权项】：
1.一种乘法器，其特征在于，所述乘法器包括：正则有符号数编码电路、修正部分积获取电路、华莱士树组电路和累加电路，所述正则有符号数编码电路的输出端与所述修正部分积获取电路的输入端连接，所述修正部分积获取电路的输出端与所述华莱士树组电路的输入端连接，所述华莱士树组电路的输出端与所述累加电路的输入端连接，其中，所述修正部分积获取电路包括部分积获取支路以及目标编码的部分积获取支路；/n其中，所述正则有符号数编码电路用于对接收到的数据进行正则有符号数编码处理得到目标编码，所述修正部分积获取电路用于根据所述目标编码得到符号位扩展后的部分积以及修正数值，所述目标编码的部分积获取支路用于根据所述符号位扩展后的部分积得到目标编码的部分积，所述华莱士树组电路用于根据所述目标编码的部分积以及所述修正数值进行累加处理，所述累加电路用于对所述累加运算结果与所述修正数值进行加法运算。/n
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于上海寒武纪信息科技有限公司，未经上海寒武纪信息科技有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201921434164.X/，转载请声明来源钻瓜专利网。
- 上一篇：一种多功能语音转写设备
- 下一篇：乘法器
- 同类专利
- 神经网络加速装置及其操作方法-201910671245.X
- 张在爀;金周映;林義哲 - 爱思开海力士有限公司
- 2019-07-24 - 2020-02-11 - G06F7/523
- 本发明涉及一种神经网络加速装置及其操作方法。根据本发明的实施例的神经网络加速装置包括：输入处理器，根据输入信号的精度确定运算模式，并且根据确定的所述运算模式转换或保持所述输入信号的精度并传送到运算器；以及运算器，基于所述输入信号，根据所述运算模式选择乘法、重新配置所述输入信号的多个分割组的边界迁移(Boundary Migration)和所述边界迁移的所述输入信号的加法中的至少一个规则并执行运算。
- 数据处理装置和方法-201880037874.0
- 吴穹蔗;仇晓颖;韩彬 - 深圳市大疆创新科技有限公司
- 2018-09-25 - 2020-02-07 - G06F7/523
- 提供一种数据处理装置和方法。该数据处理装置能够用于计算矩阵C＝矩阵A×矩阵B，其中矩阵A为m
- 数据处理器、方法、芯片及电子设备-201910902845.2
- 不公告发明人 - 上海寒武纪信息科技有限公司
- 2019-09-24 - 2020-01-14 - G06F7/523
- 本申请提供一种数据处理器、方法、芯片及电子设备，数据处理器包括第一乘法运算电路、第二乘法运算电路以及部分积交换电路，第一乘法运算电路的输出端与部分积交换电路的第一输入端连接，部分积交换电路的第一输出端与第二乘法运算电路的第一输入端连接，第二乘法运算电路的输出端与部分积交换电路的第二输入端连接，部分积交换电路的第二输出端与第一乘法运算电路的输入端连接，该数据处理器不仅能够实现乘法运算，还能够实现乘累加运算，从而提高了数据处理器的通用性；另外，该数据处理器并不需要对乘法运算结果再进行一次累加运算才能完成乘累加运算，仅通过一次运算过程就可以直接实现乘法运算或乘累加运算，从而降低了数据处理器的功耗。
- 乘法器、机器学习运算装置及组合处理装置-201921434164.X
- 不公告发明人 - 上海寒武纪信息科技有限公司
- 2019-08-30 - 2019-12-31 - G06F7/523
- 本申请提供一种乘法器、机器学习运算装置及组合处理装置，所述乘法器包括：正则有符号数编码电路，修正部分积获取电路，华莱士树组电路和累加电路，所述正则有符号数编码电路的输出端与所述修正部分积获取电路的输入端连接，所述修正部分积获取电路的输出端与所述华莱士树组电路的输入端连接，所述华莱士树组电路的输出端与所述累加电路的输入端连接，上述乘法器能够通过正则有符号数编码电路对接收到的数据进行正则有符号数编码，得到的有效部分积的数目较少，从而降低了乘法器实现乘法运算的复杂性。
- 乘法器、数据处理方法、芯片及电子设备-201910817892.7
- 不公告发明人 - 上海寒武纪信息科技有限公司
- 2019-08-30 - 2019-11-29 - G06F7/523
- 本申请提供一种乘法器、数据处理方法、芯片及电子设备，所述乘法器包括：正则有符号数编码电路，修正部分积获取电路，华莱士树组电路和累加电路，所述正则有符号数编码电路的输出端与所述修正部分积获取电路的输入端连接，所述修正部分积获取电路的输出端与所述华莱士树组电路的输入端连接，所述华莱士树组电路的输出端与所述累加电路的输入端连接，上述乘法器能够通过正则有符号数编码电路对接收到的数据进行正则有符号数编码，得到的有效部分积的数目较少，从而降低了乘法器实现乘法运算的复杂性。
- 专利分类
