[实用新型]数字调制器以及频率合成器有效
| 申请号： | 201921100181.X | 申请日： | 2019-07-12 |
| 公开（公告）号： | CN210201813U | 公开（公告）日： | 2020-03-27 |
| 发明（设计）人： | 安发志;周文婷 | 申请（专利权）人： | 加特兰微电子科技（上海）有限公司 |
| 主分类号： | H03L7/197 | 分类号： | H03L7/197;H03L7/113;H03L7/099;H03L7/087 |
| 代理公司： | 北京品源专利代理有限公司 11332 | 代理人： | 孟金喆 |
| 地址： | 201210 上海市浦东新区自由贸易试验区盛夏*** | 国省代码： | 上海;31 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 本实用新型公开了一种数字调制器以及频率合成器，将延迟寄存器设置在差分链路与误差消除单元之间的链路中、输入节点与加法器之间的链路中和/或相邻的累加单元之间的链路中，用于将接收到的数据进行延迟，以提高数字调制的运行速度。本实施例提供的技术方案在最长分析路径中插入至少一个延迟寄存器，将最长分析路径划分为至少两条第一子分析路径，通过引入延迟的机制，提高调制器的运行速度，实现了在参考时钟频率过高的情况下，满足建立时间和保持时间的要求，进而提高小数频率频率合成器的稳定性。 | ||
| 搜索关键词： | 数字 调制器 以及 频率 合成器 | ||
【主权项】：
暂无信息
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于加特兰微电子科技（上海）有限公司，未经加特兰微电子科技（上海）有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201921100181.X/，转载请声明来源钻瓜专利网。
- 上一篇：一种便于制动操作的拉杆箱制动手柄
- 下一篇：一种用于塔机的调节式定位充电装置
- 同类专利
- 应用于多模分频器的分频控制电路及方法-202310805779.3
- 雷永庆;黄寿;李泽;黎兴荣 - 麦斯塔微电子（深圳）有限公司
- 2023-07-03 - 2023-10-20 - H03L7/197
- 本申请公开一种应用于多模分频器的分频控制电路，多模分频器包括N个级联的单元分频器，各单元分频器包括若干个可配置端，N为正整数且N大于1，若干个可配置端包括用于调节相应单元分频器之时钟通路状态的使能端和用于控制相应单元分频器之分频比的控制端；多模分频器被配置为根据期望分频比生成分频配置信号并对应输入至各个单元分频器的控制端以调节各单元分频器的分频比；分频控制电路被配置为根据分频配置信号对各单元分频器的其它可配置端进行调节，以关断或者使能各单元分频器的时钟通路。本申请可以提高分频控制方案的灵活性。
- 小数分频锁相环系统的控制方法及小数分频锁相环系统-202310811195.7
- 丁荣;唐玉泉;申世安 - 深圳空天通信芯片有限公司
- 2023-07-03 - 2023-09-19 - H03L7/197
- 本申请提供了一种小数分频锁相环系统的控制方法及小数分频锁相环系统。该小数分频锁相环系统包括包含有压控振荡器的小数分频锁相环芯片、时钟选择电路和控制器。该方法包括：通过控制器来获取第一时钟晶振输出的第一基准时钟对应的整数边界杂散干扰频率范围。若通过控制器确定小数分频锁相环芯片连接的射频电路的第一工作频率包含于第一基准时钟对应的整数边界杂散干扰频率范围，则通过控制器来控制切换模组，以使得时钟选择电路输出的基准时钟由第一基准时钟切换至第二时钟晶振输出的第二基准时钟。采用上述方法，规避了小数分频锁相环系统中压控振荡器的杂散信号。
- 一种小数分频锁相环和数字时间转换器控制方法-202310524713.7
- 邓伟;杨宇蒙;贾海昆;池保勇 - 清华大学
- 2023-05-10 - 2023-09-12 - H03L7/197
- 本申请提供了一种小数分频锁相环和数字时间转换器控制方法，涉及射频技术领域，该锁相环包括：第一电路、参考时钟单元、数字时间转换器、相位域比较器、微分积分调制器和非线性矫正电路；第一电路包括：鉴相器、滤波器、振荡器和多模分频器；相位域比较器被配置用于根据多模分频器输出的分频信号，和，数字时间转换器输出的调制后时钟信号，输出相位误差信号；相位域比较器的输出连接至非线性矫正电路；微分积分调制器被配置用于向所述非线性矫正电路输出量化误差信号；非线性矫正电路被配置用于根据相位误差信号和量化误差信号，向数字时间转换器输出控制信号，以对数字时间转换器进行控制。
- 锁相环、雷达系统及随机化FMCW信号初始相位的方法-202210379635.1
- 杨建伟;周文婷 - 加特兰微电子科技（上海）有限公司
- 2022-04-12 - 2023-09-12 - H03L7/197
- 本申请公开了一种锁相环、雷达系统及随机化FMCW信号初始相位的方法，该锁相环包括锁相环路和随机控制信号发生器，每当时钟信号到达目标时刻时，随机控制信号发生器向锁相环路输入一随机控制信号，使得锁相环路对小数分频值的累加值变更为随机值，从而使得锁相环路输出的多个啁啾信号中杂散信号相对于主信号的初始相位差成非等差变化，即打断了原来的等差变化，将锁相环路输出的多个啁啾信号中杂散信号所引起的速度信息分摊在不同的速度维度上，降低单一速度维度上杂散信号的强度，避免雷达系统中出现两个固定速度的虚假目标，提高雷达系统探测的准确性，同时还使得各个啁啾信号的相位随机变化，提高FMCW雷达系统对外界的抗干扰能力。
- 锁相环和降低FMCW雷达杂散的方法-202210208174.1
- 杨建伟;周文婷 - 加特兰微电子科技（上海）有限公司
- 2022-03-03 - 2023-09-12 - H03L7/197
- 本发明公开了一种锁相环，该锁相环包括Σ‑Δ调制器，该Σ‑Δ调制器包括：加法器、与加法器相连接的第一接收端和与加法器相连接的第二接收端；其中，第一接收端接收到小数分频值后，将小数分频值发送给加法器；第二接收端接收时钟信号；加法器将每次接收到的小数分频值与历史累加值进行累加，并在时钟信号达到目标时刻时，将当前的累加值变更为随机值，以使得锁相环输出的调频连续波的啁啾信号的小数杂散相对于主信号的相位差成非等差数列。这样，避免了出现FMCW波形中每个chirp信号的开始时刻的累加值成等差数列的情况，从而将小数部分产生的杂散分散到每一个速度维上，不仅降低了小数部分产生的杂散的能量，也提升了雷达系统的性能。
- 一种数字锁相环和噪声消除方法-202111665728.2
- 吴瑞;王文根 - 成都海光微电子技术有限公司
- 2021-12-30 - 2023-09-08 - H03L7/197
- 本申请的实施例公开了一种数字锁相环和噪声消除方法，涉及数字电路技术领域，为降低分数分频器的等效量化噪声，进而丰富降低分数分频器的等效量化噪声的实现方式而发明。数字锁相环，包括：第一时间数字转换器与噪声消除模块相连，用于向噪声消除模块输出参考时钟和反馈时钟之间的相位差所对应的控制字；校准模块与噪声消除模块相连，用于向噪声消除模块提供第一消除参数；差分积分调制器与相连，用于向分频器提供动态分数分频比，还用于向噪声消除模块提供第二消除参数；分频器用于向第一时间数字转换器提供反馈时钟；噪声消除模块用于根据第一消除参数和第二消除参数，对控制字进行降噪处理，得到降噪后的控制字。本申请适用于产生稳定的电压。
- 振荡器校准系统-201810824273.6
- 安妮-约翰·安娜玛;乔斯·沃林邓 - 恩智浦有限公司
- 2018-07-24 - 2023-09-01 - H03L7/197
- 用于集成电路的振荡器系统包括第一振荡器电路、第二振荡器电路和校准系统。在采样例程期间，该校准系统用于基于第二振荡器的输出与外部时钟信号的比较来确定采样值。该采样值存储在存储器中。在校准例程期间，该校准系统基于该第二振荡器电路的输出与该第一振荡器电路的输出的比较来确定比较值。校准电路将该比较值与该采样值相比较以产生调谐值来调谐该第一振荡器电路的频率。
- 使用分数N PLL的片上系统时钟相位管理-201880060983.4
- 庄敬承;F·波苏 - 高通股份有限公司
- 2018-08-30 - 2023-08-15 - H03L7/197
- 一种时钟分布架构被提供，其中来自多个分数N PLL的输出时钟信号具有已知的相位关系，因为每个分数N PLL被配置为响应于参考时钟信号的对应边缘而开始相位累加。
- 分频器和多模分频器-202310805780.6
- 雷永庆;黄寿;李泽;黎兴荣 - 麦斯塔微电子（深圳）有限公司
- 2023-07-03 - 2023-08-04 - H03L7/197
- 本申请公开一种分频器和多模分频器，其中分频器包括2/3可配分频模块，所述2/3可配分频模块包括时钟输入端、控制端、锁定端、模式选择端、第一输出端和第二输出端；所述时钟输入端用于接入待分频的时钟信号；所述控制端和所述模式选择端用于联合限定所述2/3可配分频模块的分频模式；所述第一输出端和第二输出端用于输出分频后的信号；所述锁定端用于使能或关断所述第一输出端。本申请能够降低对应多模分频器的功耗。
- PLL电路-201780092689.7
- 堤恒次;柳原裕贵;下泽充弘 - 三菱电机株式会社
- 2017-07-04 - 2023-07-07 - H03L7/197
- 相位频率比较器(4)对基准信号和可变分频器(3)的输出信号进行比较，输出与比较结果对应的频率的上升信号和下降信号。与门电路(9)进行上升信号与下降信号的逻辑与运算，输出运算结果作为重定时用信号CLKretime。触发器电路(10)在与门电路(9)的输出信号的定时保持频率控制电路(8)的输出信号并进行输出。ΔΣ调制器(7)与触发器电路(10)的输出对应地决定可变分频器(3)的分频比。
- 频率合成器-202211674288.1
- 轰原正义 - 精工爱普生株式会社
- 2022-12-26 - 2023-06-30 - H03L7/197
- 提供在抑制电路规模增大的同时能输出频率精度高的信号的频率合成器。频率合成器具备：时间数字转换器，输出与触发信号相对于基准信号的时间事件对应的时间数字值；比较部，比较基于所述时间数字值的值和目标值；振荡部，生成所述合成信号；以及频率调整部，基于所述比较部的比较结果来调整所述合成信号的频率，所述时间数字转换器具备：状态转移部，基于所述触发信号的时间事件，将内部状态转移的状态转移开始，输出示出所述内部状态的状态信息；转移状态获取部，与所述基准信号同步地获取并保持所述状态信息；以及运算部，基于所述转移状态获取部获取到的所述状态信息，算出与所述内部状态的转移次数相应的所述时间数字值。
- 一种小数分频时钟信号的获取方法及装置-202110015743.6
- 陈世柱 - 昆腾微电子股份有限公司
- 2021-01-06 - 2023-06-30 - H03L7/197
- 本申请实施例提供一种小数分频时钟信号的获取方法及装置，涉及信号处理领域，该小数分频时钟信号的获取方法包括：获取随机数、频率控制字包括的整数控制字和频率控制字包括的小数控制字；根据随机数和小数控制字，生成增减脉冲样式；根据整数控制字、增减脉冲样式以及输入的时钟信号进行分频处理，得到随机化的小数分频时钟信号。可见，实施这种实施方式，能够通过随机化的小数分频时钟信号将数字电路功率谱离散化，使得功耗尖峰不会形成，从而降低对ADC芯片、DAC芯片或其他安全类芯片(如解密芯片)的干扰，进而提高芯片的安全特性，提高旁路攻击的难度。
- 响应于外部信号校准振荡器的频率的设备和方法-201710660608.0
- 尹石柱 - 三星电子株式会社
- 2017-08-04 - 2023-06-13 - H03L7/197
- 提供一种响应于外部信号校准振荡器的频率的设备和方法。一种频率校准器包括：输入信号产生器，被配置为基于振荡信号和外部信号产生输入信号；频率差提取器，被配置为从输入信号提取具有与外部信号的外部频率和振荡信号的振荡频率之间的频率差对应的频率的频率差信号；分频器，被配置为通过以分频比对具有所述振荡频率的信号进行分频来产生分频信号；频率调谐器，被配置为基于比较频率差信号与分频信号的结果来调谐振荡信号的振荡频率。
- 一种高精度振荡器校准系统及其快速校准方法-202010303466.4
- 唐攀 - 珠海泰特微电子股份有限公司
- 2020-04-17 - 2023-06-06 - H03L7/197
- 本发明提供一种高精度振荡器校准系统及其快速校准方法，该系统包括张弛振荡器模块、校准模块、校准控制模块、计数器模块，校准模块耦接至张弛振荡器模块组成高精度RC振荡器，校准控制模块用于接收校准基准信号后，向计数器模块输出计数信号以及控制校准模块的控制参数，张弛振荡器模块用于提供待校准时钟信号的输出，计数器模块基于待校准时钟信号和标准参考时钟信号的偏差得到当前振荡器输出频率。本发明的方法采用上述的系统进行快速校准。本发明可以将平均校准算法收敛速度提升10倍，大幅度节约CP测试时间，可以提供高精度校准算法，保证输出频率的绝对精度。
- 支持非线性矫正的开环分数分频器、片上系统及电子设备-202310147020.0
- 邓伟;杨宇蒙;贾海昆;池保勇 - 清华大学
- 2023-02-09 - 2023-05-16 - H03L7/197
- 本发明提供一种支持非线性矫正的开环分数分频器、片上系统及电子设备，涉及集成电路技术领域，包括：多模分频器与数字时间转换器连接；数字时间转换器与数字域拟合模块和锁相环模块分别连接；多模分频器接收参考时钟信号和分频控制信号向数字时间转换器输出分频信号；数字时间转换器接收分频信号，结合分段非线性预失真函数对自身进行非线性矫正得到输出信号并对外输出；锁相环模块获取输出信号，并提取出相位误差信号输出至数字域拟合模块；数字域拟合模块根据相位误差信号、多比特信号，在数字域进行非线性拟合得到分段非线性预失真函数。本发明有效降低非线性矫正运算的复杂度。以较小的功耗和面积的代价获得大量的性能提升。
- 一种直接小数分频电路及方法-202211592199.2
- 李闻界;管逸;刘鹏飞 - 上海韬润半导体有限公司
- 2022-12-13 - 2023-03-10 - H03L7/197
- 本发明公开了一种直接小数分频电路及方法，其电路包括：整数分频模块，用于接收第一时钟信号、待分频值的整数参数以及待分频值的小数参数对应的进位信号，根据进位信号对第一时钟信号执行相应的除法操作，并输出得到的第一低频时钟信号和第二低频时钟信号；PI时钟模块与整数分频模块连接，用于接收第一低频时钟信号和第二低频时钟信号，以及第二时钟信号和PI控制信号，控制第二时钟信号对第一低频时钟信号和第二低频时钟信号执行采样操作，并根据PI控制信号对采样结果进行相位插值，生成并输出相位插值后得到的输出时钟信号。本发明可以避免传统小数分频器在频率跳变时小数毛刺和扰动等噪声对小数分频锁相环性能的影响，提高小数分频效果。
- 一种基于电流均值的小数分频亚采样频率合成器-202211567011.9
- 张岩龙;林凡琪;贾国樑;耿莉;樊超 - 西安交通大学
- 2022-12-07 - 2023-03-03 - H03L7/197
- 本发明公开了一种基于电流均值的小数分频亚采样频率合成器，包括参考时钟输入端、第一参考电压输入端、第二参考电压输入端、共模电压输入端、频率合成控制字输入端、微波信号输出端、射频信号输出端、双相位亚采样相位‑电压转换器、电流均值跨导放大器、低通环路滤波器、压控振荡器、差分‑单端缓冲器、÷2分频器、单端缓冲器、采样相位发生器、分频与均值控制信号发生器及鉴频支路，该合成器具备亚采样锁相环结构带内噪声低优势的同时，能够有效抑制小数分频产生的相位噪声。
- 一种基于电压均值的小数分频参考采样频率合成器-202110212779.3
- 张岩龙;耿莉;曹军;桂小琰;樊超;李丹 - 西安交通大学
- 2021-02-25 - 2022-12-09 - H03L7/197
- 本发明公开了一种基于电压均值的小数分频参考采样频率合成器，包括参考时钟输入端、共模电压输入端、分频控制字输入端、载波信号输出端、参考采样鉴相器阵列、电压‑电流转换模块、低通滤波器、压控振荡器、输出缓冲器、分频与双相位发生器、相位选择器、鉴相控制模块及分频与选相控制模块，该合成器能够有效的抑制输出信号的相位噪声。
- 宽带分段式压控振荡器的校准系统及方法-202110174497.9
- 章策珉;黄选利 - 成都仕芯半导体有限公司
- 2021-02-07 - 2022-11-01 - H03L7/197
- 本发明的各实施例涉及校准宽带分段式压控振荡器(VCO)。在初始化校准后，将VCO的各分段的频率覆盖范围信息存储至存储器。当VCO使用或启动时，微控制器从存储器中读取数据并相应的应用所选信息。所述初始化校准包含扫频过程，其自具有初始频率的第一分段开始，并在从失锁状态下进入频率/相位锁定或是在锁定状态下中断频率/相位锁定时记录任意的锁定指令(LD)信号。通过所述LD信号，分段的频段可以被校准、温度补偿修正、以及在关联相邻分段频率交叠区后最终确定。分段的频段可以进一步划分为多个子频段，各子频段指定有对应的电荷泵电流以改善锁相环的相位噪声性能。
- 一种具有外触发同步功能的信号发生器及信号产生方法-201610818527.4
- 丁新宇;王悦;王铁军;李维森 - 北京普源精电科技有限公司
- 2016-08-31 - 2022-09-30 - H03L7/197
- 本发明提供了具有外触发同步功能的信号发生器及信号产生方法，第一时钟模块，用于产生第一时钟；DAC模块，对第一时钟进行M分频，生成第二时钟；第二时钟模块，对第二时钟进行分频和相移，产生第三时钟、第四时钟组和第一时钟使能、第二时钟使能；相位差计算单元，生成相位差数据和波形启动信号；波形产生单元，以第三时钟为工作时钟，根据相位差数据和波形启动信号产生N路并行的第一波形数据；相位调整单元，以第三时钟为工作时钟，根据相位差数据和第一波形数据，生成第二波形数据；并串转换单元，以第二时钟为工作时钟，将第二波形数据转换为一路串行的第三波形数据；DAC模块，以第一时钟为工作时钟，将第三波形数据转换为模拟的波形输出。
- 一种低噪声毫米波小数分频综合器锁相环结构-202210600105.5
- 王政;耿新林;叶宗霖;肖尧;谢倩 - 电子科技大学
- 2022-05-27 - 2022-09-02 - H03L7/197
- 本发明属于数模混合电路领域，具体提供一种低噪声毫米波小数分频综合器锁相环结构，用以克服在传统基于时间误差放大器(TA)的锁相环结构中因TA动态范围较小且具有较大的非线性而恶化锁相环带内的量化噪声并产生分数分频杂散的问题；本发明在传统结构的基础上还包括：粗数字时间转换器(CDTC)、细数字时间转换器(FDTC)与数字时间转换器预失真校准电路；通过在时间误差放大器前后分别插入粗数字时间转换器与细数字时间转换器缩小时间误差放大器输入相位差的方差，以提高时间误差放大器的线性度，同时抑制分数分频产生的量化噪声；通过采用阈值优值DTC自适应预失真，降低杂散同时保持DTC的量化噪声的二阶整形。
- 一种带加抖机制的小数分频实现方法-201810668105.2
- 何利蓉;肖文勇 - 杭州雄迈集成电路技术股份有限公司
- 2018-06-26 - 2022-07-19 - H03L7/197
- 本发明公开的是一种带加抖机制的小数分频实现方法，属于无线电通信、集成电路，将输入的24bit代表任意小数分频比的小数分频参数，加上基于线性反馈移位寄存器(LFSR)原理的伪随机加抖信号，通过MASH 1‑1‑1 delta‑sigmal调制器产生3bit的分频调整参数，调整瞬时分频系数，使在一段时间内的均值分频比为所需的小数，本发明具有成本低，调试简单，可以调整瞬时分频系数，可以获得任意小的频率间隔以及可以实现高频率分辨力的频率合成等技术特点。
- 能够消除来自Σ-Δ调制器的量化噪声的分数N数字PLL-201710883980.8
- G·米德哈;K·查特杰 - 意法半导体国际有限公司
- 2017-09-26 - 2022-06-07 - H03L7/197
- 本文中公开的锁相环路(PLL)电路包括相位检测器，该相位检测器接收参考频率信号和反馈频率信号并且被配置为输出指示参考频率信号与反馈频率信号之间的相位差的数字信号。数字环路滤波器对数字信号进行滤波。数模转换器将经滤波的数字信号转换成控制信号。振荡器基于控制信号来生成PLL时钟信号。Σ‑Δ调制器根据频率控制字来调制分频器信号。分频器根据分频器信号来对PLL时钟信号进行分频，并且经分频的PLL时钟信号来生成噪声反馈频率信号。噪声滤波块从噪声反馈频率信号中移除量化噪声，从而生成反馈频率信号。
- 一种无电感实现小数正交分频的装置和方法-201810803869.8
- 周亚运 - 深圳全志在线有限公司
- 2018-07-20 - 2022-05-17 - H03L7/197
- 本发明涉及一种无电感实现小数正交分频的装置和方法，包括N+0.5数字分频模块、占空比校正模块和相位微调模块，所述N+0.5数字分频模块的输入端接收VCO输出信号，所述N+0.5数字分频模块的输出端与所述占空比校正模块的输入端相连，所述占空比校正模块的输出端与所述相位微调模块的输入端相连。本发明公开的所述一种无电感实现小数正交分频的装置和方法具有低成本、低功耗优势及较高的可靠性的优点。
- 基于PLL电路的小数分频和动态移相系统-202111632787.X
- 苏志刚;王海力 - 京微齐力（北京）科技有限公司
- 2021-12-28 - 2022-04-12 - H03L7/197
- 本申请提供了一种基于PLL电路的小数分频和动态移相系统，涉及集成电路技术领域。定时器中的每个时钟选择模块通过在第一控制信号的控制下，根据第i个时钟选择信号、第i个时钟信号、第i‑1个时钟信号、至少一个向前移位信号、至少一个向后移位信号和复位信号，输出N个第二控制信号中的第i个第二控制信号和第i个时钟选择模块对应的移位信号，以使PLL电路当前输出的时钟信号的相位切换为第i个时钟信号的相位。根据本申请实施例，能够提高重定时器进行时钟信号切换的灵活性，从而使得PLL输出的分频时钟信号更精准。
- 时钟发送装置及方法、时钟接收装置及方法-202010591351.X
- 续博雄;关童童;曾富前 - 中兴通讯股份有限公司
- 2020-06-24 - 2021-12-24 - H03L7/197
- 本发明实施例提供了一种时钟发送装置及方法、时钟接收装置及方法，其中，时钟发送装置包括：输入单元，配置为输入第一输入时钟与第二输入时钟；采样单元，配置为获取第一采样时钟与第二采样时钟，并根据第一采样时钟与第二采样时钟确定第一频率控制字；其中，第一频率控制字用于指示第一采样时钟与第二采样时钟之间的关系，第一采样时钟由第一输入时钟按照预设规则确定，第二采样时钟由第二输入时钟按照预设规则确定；发送单元，配置为根据第一输入时钟生成时钟信号，并发送时钟信号至接收侧；其中，时钟信号中至少携带有第一频率控制字。通过本发明，可以解决相关技术中通信设备在时钟分发过程中时钟线路布设过于复杂且难以实现的问题。
- 一种用于小数分频锁相环中的改进型脉冲吞咽分频器-202120267368.X
- 江金光;严培辉 - 武汉大学
- 2021-01-29 - 2021-12-07 - H03L7/197
- 本实用新型涉及一种用于小数分频锁相环中的改进型脉冲吞咽分频器，该结构包含一个4/5预分频器、一个可编程计数器和一个吞咽计数器，通过一个负载信号，实现了可编程计数器和吞咽计数器的同步设置功能。本实用新型避免了现有技术中存在的SR锁存器故障、分频比错误等问题，且MC延迟τ
- 信号生成电路及其方法、数字时间转换电路及其方法-201910813635.6
- 魏祥野;修黎明 - 京东方科技集团股份有限公司;北京京东方技术开发有限公司
- 2019-08-30 - 2021-12-03 - H03L7/197
- 一种信号生成电路、信号生成方法、数字时间转换电路和数字时间转换方法。信号生成电路包括：第一生成电路，被配置为基于第一频率控制字和基准时间单位生成第一输出信号；第二生成电路，被配置为基于第二频率控制字和基准时间单位生成第二输出信号。第一频率控制字包括第一整数部分和第一小数部分，第二频率控制字包括第二整数部分和第二小数部分，第一整数部分等于第二整数部分，第一小数部分不为零，第二小数部分为零，第一输出信号的周期与第二输出信号的周期不相等。
- 脉冲移位电路和频率合成器-201780014557.2
- 中沟英之;桧枝护重;水谷浩之;田岛贤一 - 三菱电机株式会社
- 2017-02-20 - 2021-10-29 - H03L7/197
- 以往的失真脉冲移位电路存在不使用重置信号就不能控制脉冲信号的输出时刻的问题。本发明的脉冲移位电路具有：积分器，其按照每个时钟对被输入的第1信号进行累计；量化器，其被输入第2信号，在积分器的累计值与第2信号的信号值相等或者超过第2信号的信号值的情况下输出脉冲信号；延迟电路，其使脉冲信号延迟；变换器，其设于延迟电路的前级或者后级，将脉冲信号的信号值变换成第2信号的信号值；减法器，其从被输入到积分器的第1信号的信号值减去由变换器变换后的脉冲信号的信号值；以及输入信号控制电路，其被输入第3信号，与积分器相比配置于前级，将与第3信号对应的信号值和被输入到积分器的第1信号相加，或者按照与第3信号对应的时钟量，中断将第1信号输入到积分器。
- 半导体装置、数字控制振荡器以及半导体装置的控制方法-202010869811.0
- 丸山龙彦 - 株式会社东芝;东芝电子元件及存储装置株式会社
- 2020-08-26 - 2021-09-24 - H03L7/197
- 实施方式涉及半导体装置、数字控制振荡器以及半导体装置的控制方法。本实施方式涉及的半导体装置具备多个开关元件和多个可变电容元件。多个开关元件是串联连接在第一控制端子与第二控制端子之间的多个开关元件，并能够向第一控制端子和第二控制端子供给多个种类的电容控制信号。多个可变电容元件在多个开关元件的对应的一端连接电容控制端子。
- 专利分类
