[发明专利]一种分数频全数字锁相环及其控制方法

摘要

本发明提供一种分数频全数字锁相环和一种分数频全数字锁相环的控制方法。所述方法包含：S1、分数频控制器根据外部分数频控制字生成延时控制字、分频比控制字、整数频率控制字和分数频率控制字；S2、时钟产生与控制电路根据参考时钟、频率控制字产生时钟信号ckr；S3、数字时间转换器根据ckr、延时控制字生成低频时钟信号；S4、反馈信号产生电路根据分频比控制字和数控振荡器生成的高频时钟信号ckv输出反馈信号fb；S5、鉴相器生成ckr和fb的相位误差数字信号phe；S6、辅助频率锁定环路根据整数频控制字、分数频控制字、低频时钟信号输出控制信号ftl，数控振荡器根据ftl与phe的加和更新ckv。

主权项

1.一种分数频全数字锁相环，其特征在于，包含：/n时钟产生与控制电路CTRL，用于根据输入的参考时钟ref、整数频控制字fcw_int、分数频控制字fcw_frac，产生所述锁相环正确工作所需的时钟信号ckr；/n分数频控制器FRAC CTRL，用于根据输入的外部分数频控制字fcwin_frac，生成延时控制字dcw，分频比控制字div，整数频控制字fcw_int和分数频控制字fcw_frac；/n数字时间转换器DTC，其输入端连接所述时钟产生与控制电路CTRL的输出端、分数频控制器FRAC CTRL的输出端，用于根据所述时钟信号ckr、延时控制字dcw生成低频时钟信号ckr_dly；/n数控振荡器DCO，用于生成高频时钟信号ckv；/n反馈信号产生电路FB GEN，其输入端连接数控振荡器DCO的输出端、分数频控制器FRACCTRL的输出端，用于根据所述分频比控制字div生成携带ckv相位信息的反馈信号fb；/n鉴相器PD，其输入端连接数字时间转换器DTC的输出端、反馈信号产生电路FB GEN的输出端、数控振荡器DCO的输出端,用于生成所述低频时钟信号ckr和反馈信号fb的相位误差数字信号phe；/n辅助频率锁定环路FTL，其输入端连接所述数字时间转换器DTC、分数频控制器FRACCTRL，根据所述整数频控制字fcw_int、分数频控制字fcw_frac、低频时钟信号ckr_dly，输出控制信号ftl；/n数控振荡器DCO的输入端连接所述辅助频率锁定环路FTL的输出端、鉴相器PD的输出端，根据所述相位误差数字信号phe和控制信号ftl调整输出的高频时钟信号ckv。/n