[发明专利]一种堆叠纳米线或片环栅CMOS器件的制备方法有效
| 申请号： | 201911133040.2 | 申请日： | 2019-11-19 |
| 公开（公告）号： | CN110896055B | 公开（公告）日： | 2022-08-30 |
| 发明（设计）人： | 李永亮;程晓红;马雪丽;王晓磊;杨红;王文武 | 申请（专利权）人： | 中国科学院微电子研究所 |
| 主分类号： | H01L21/8238 | 分类号： | H01L21/8238 |
| 代理公司： | 北京知迪知识产权代理有限公司 11628 | 代理人： | 王胜利 |
| 地址： | 100029 *** | 国省代码： | 北京;11 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 本发明公开了一种堆叠纳米线或片环栅CMOS器件的制备方法，包括如下步骤：沿第一方向，在半导体衬底上形成若干鳍状结构；其中，鳍状结构包括鳍部，以及位于鳍部上交替堆叠的第一材料刻蚀结构和第二材料刻蚀结构；沿第二方向，在若干鳍状结构上形成牺牲栅、侧墙和源/漏区；去除牺牲栅；并选择性去除位于栅极区域内的N阱区上的第一材料刻蚀结构，以及P阱区上的第二材料刻蚀结构；对剩余第一材料刻蚀结构和第二材料刻蚀结构进行形貌调整处理，形成P阱区的第一沟道区和N阱区的第二沟道区；对第一沟道区和第二沟道区进行钝化处理，形成界面钝化层；在界面钝化层上形成栅极介质层和栅极。实现对N/PMOS分别对应不同导电沟道的CMOS器件制备，提高器件性能。 | ||
| 搜索关键词： | 一种 堆叠 纳米 片环栅 cmos 器件 制备 方法 | ||
【主权项】：
暂无信息
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于中国科学院微电子研究所，未经中国科学院微电子研究所许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201911133040.2/，转载请声明来源钻瓜专利网。
- 同类专利
- 专利分类
H01 基本电气元件
H01L 半导体器件；其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置；专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理；集成电路器件或其特殊部件的制造
H01L 半导体器件；其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置；专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理；集成电路器件或其特殊部件的制造
