[发明专利]高速多层PCB板叠层以及布线方法在审
| 申请号： | 201911010663.0 | 申请日： | 2019-10-23 |
| 公开（公告）号： | CN110719690A | 公开（公告）日： | 2020-01-21 |
| 发明（设计）人： | 陈晓芳;刘健 | 申请（专利权）人： | 无锡凯盟威电子科技有限公司 |
| 主分类号： | H05K1/02 | 分类号： | H05K1/02 |
| 代理公司： | 11265 北京挺立专利事务所(普通合伙) | 代理人： | 沃赵新 |
| 地址： | 214000 江苏省无锡市*** | 国省代码： | 江苏;32 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 本发明公开了一种高速多层PCB板叠层以及布线方法，PCB板包括TOP层、GND层、Signal层、POWER层以及BOTTOM层，其中基板采用高速板材；每个Signal层上下层均为GND层；TOP层BOTTOM层上布置有元器件，所述元器件的焊盘处设置有与Signal层电连接的过孔，所述焊盘与所述过孔电连接；在高速信号线布线时，走线打孔处设置反焊盘用于增加过孔阻抗，使之和高速信号线的阻抗匹配；AC耦合电容需要做相邻层掏空处理。信号层上下参考地平面可以减少信号损耗、有效抑制信号之间的串扰、模拟阻抗匹配。每根高速差分信号线设置4N个拐点，每根信号线上则会有N段位于内层，N段位于外层，因此可以保证每组差分信号线的两根信号之间长度相同，提高差分信号线的阻抗匹配。 | ||
| 搜索关键词： | 阻抗匹配 差分信号线 高速信号线 电连接 布线 焊盘 元器件 高速差分信号 多层PCB板 减少信号 有效抑制 地平面 反焊盘 上下层 相邻层 信号层 信号线 打孔 电容 串扰 叠层 拐点 基板 内层 走线 阻抗 掏空 参考 保证 | ||
【主权项】：
1.一种高速多层PCB板叠层以及布线方法，PCB板包括TOP层、GND层、Signal层、POWER层以及BOTTOM层，其中基板采用高速板材；每个Signal层上下层均为GND层；TOP层BOTTOM层上布置有元器件，所述元器件的焊盘处设置有与Signal层电连接的过孔，所述焊盘与所述过孔电连接；在高速信号线布线时，走线打孔处设置反焊盘用于增加过孔阻抗，使之和高速信号线的阻抗匹配；AC耦合电容需要做相邻层掏空处理。/n
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于无锡凯盟威电子科技有限公司，未经无锡凯盟威电子科技有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201911010663.0/，转载请声明来源钻瓜专利网。
- 上一篇：线路板及其布线方法
- 下一篇：电路网络间的连接装置及实现方法、设备、存储介质
