[发明专利]氧化层缺陷现象风险评估测试键及利用其的测试方法在审
申请号: | 201910794555.0 | 申请日: | 2019-08-27 |
公开(公告)号: | CN110504184A | 公开(公告)日: | 2019-11-26 |
发明(设计)人: | 纪文强;尹彬锋;吴奇伟;周柯 | 申请(专利权)人: | 上海华力集成电路制造有限公司 |
主分类号: | H01L21/66 | 分类号: | H01L21/66;H01L23/544 |
代理公司: | 31211 上海浦一知识产权代理有限公司 | 代理人: | 张彦敏<国际申请>=<国际公布>=<进入 |
地址: | 201203 上海市浦*** | 国省代码: | 上海;31 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | 本发明涉及氧化层缺陷现象风险评估测试键及利用其的测试方法,涉及半导体集成电路可靠性测试,通过在氧化层缺陷现象风险评估测试键中设置多个测试结构,每个测试结构的栅极区由多个子栅极区按矩阵排列构成,因此可通过设置栅极区中子栅极区的个数得到不同面积的栅极区,再配合外围的金属线和二极管,可实现对尺寸不同的测试结构同时进行栅氧层缺陷风险评估,从而减少常规测结构的数量以及测试时间。 | ||
搜索关键词: | 栅极区 测试结构 风险评估 氧化层缺陷 测试键 半导体集成电路 可靠性测试 二极管 测试 矩阵排列 金属线 栅氧层 外围 配合 | ||
【主权项】:
1.一种氧化层缺陷现象风险评估测试键,其特征在于,包括:/n多个测试结构,其中每一测试结构包括一栅极区,栅极区位于主体衬底上,栅极区由多个子栅极区按矩阵排列构成,其中每一子栅极区由有源区和位于有源区上的多晶硅构成,主体衬底上包括基极、源极和漏极,栅极区包括栅极,栅极、基极、源极和漏极的通孔引出,并源极、漏极的通孔与栅极的间距为设计规则允许的最小距离;/n多个测试结构的基极、源极和漏极分别通过金属线引出后并联连接至同一个测试焊垫PADB,多个测试结构的栅极区分别与一二极管串联之后再分别通过金属线引出后并联连接至同一测试焊垫PADA,并多个测试结构的栅极区分别通过金属线引出后连接至与每一测试结构的栅极区对应的测试焊垫PADx,x从1至n不等,n为测试结构的个数。/n
下载完整专利技术内容需要扣除积分,VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于上海华力集成电路制造有限公司,未经上海华力集成电路制造有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/patent/201910794555.0/,转载请声明来源钻瓜专利网。
- 上一篇:自动扩展扫描区域的扫描程式建立方法
- 下一篇:ESD保护单元的测试及加固方法
- 同类专利
- 专利分类
H01 基本电气元件
H01L 半导体器件;其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置;专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理;集成电路器件或其特殊部件的制造
H01L 半导体器件;其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置;专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理;集成电路器件或其特殊部件的制造