[发明专利]3D存储器件栅叠层的形成方法有效
| 申请号： | 201910791462.2 | 申请日： | 2019-08-26 |
| 公开（公告）号： | CN110729295B | 公开（公告）日： | 2022-10-14 |
| 发明（设计）人： | 余自强;郭贵琦 | 申请（专利权）人： | 上海新微技术研发中心有限公司 |
| 主分类号： | H01L27/11556 | 分类号： | H01L27/11556;H01L27/11582;H01L27/11524;H01L27/1157;H01L21/311;G03F1/80;G03F7/00 |
| 代理公司： | 北京成创同维知识产权代理有限公司 11449 | 代理人： | 蔡纯;刘静 |
| 地址： | 201899 上海市嘉定区*** | 国省代码： | 上海;31 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 公开了一种3D存储器件栅叠层的形成方法，包括：在半导体衬底上形成绝缘叠层结构；在所述绝缘叠层结构上形成台阶状的掩膜层；形成台阶状的绝缘叠层结构；将所述绝缘叠层结构置换为栅叠层结构，其中，所述台阶状掩膜层的台阶高度通过所述绝缘叠层结构的材料和高度设置。本申请公开的方法中，采用灰阶光刻方法、纳米压印方法、灰阶掩模版光刻方法或离子束气体辅助沉积方法形成台阶状的掩膜层，并使用干法蚀刻对半导体结构进行蚀刻，将掩膜层的图案转移到绝缘叠层结构中，减少了工艺步骤，降低了工艺复杂性。 | ||
| 搜索关键词： | 存储 器件 栅叠层 形成 方法 | ||
【主权项】：
1.一种3D存储器件栅叠层的形成方法，其特征在于，包括：/n在半导体衬底上形成绝缘叠层结构；/n在所述绝缘叠层结构上形成台阶状的掩膜层；/n形成台阶状的绝缘叠层结构；/n将所述绝缘叠层结构置换为栅叠层结构，/n其中，所述台阶状掩膜层的台阶高度通过所述绝缘叠层结构的材料和高度设置。/n
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于上海新微技术研发中心有限公司，未经上海新微技术研发中心有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201910791462.2/，转载请声明来源钻瓜专利网。
- 上一篇：包含分支存储器裸芯模块的硅通孔半导体装置
- 下一篇：三维存储器及其形成方法
- 同类专利
- 专利分类
H01 基本电气元件
H01L 半导体器件；其他类目中不包括的电固体器件
H01L27-00 由在一个共用衬底内或其上形成的多个半导体或其他固态组件组成的器件
H01L27-01 .只包括有在一公共绝缘衬底上形成的无源薄膜或厚膜元件的器件
H01L27-02 .包括有专门适用于整流、振荡、放大或切换的半导体组件并且至少有一个电位跃变势垒或者表面势垒的；包括至少有一个跃变势垒或者表面势垒的无源集成电路单元的
H01L27-14 . 包括有对红外辐射、光、较短波长的电磁辐射或者微粒子辐射并且专门适用于把这样的辐射能转换为电能的，或适用于通过这样的辐射控制电能的半导体组件的
H01L27-15 .包括专门适用于光发射并且包括至少有一个电位跃变势垒或者表面势垒的半导体组件
H01L27-16 .包括含有或不含有不同材料结点的热电元件的；包括有热磁组件的
H01L 半导体器件；其他类目中不包括的电固体器件
H01L27-00 由在一个共用衬底内或其上形成的多个半导体或其他固态组件组成的器件
H01L27-01 .只包括有在一公共绝缘衬底上形成的无源薄膜或厚膜元件的器件
H01L27-02 .包括有专门适用于整流、振荡、放大或切换的半导体组件并且至少有一个电位跃变势垒或者表面势垒的；包括至少有一个跃变势垒或者表面势垒的无源集成电路单元的
H01L27-14 . 包括有对红外辐射、光、较短波长的电磁辐射或者微粒子辐射并且专门适用于把这样的辐射能转换为电能的，或适用于通过这样的辐射控制电能的半导体组件的
H01L27-15 .包括专门适用于光发射并且包括至少有一个电位跃变势垒或者表面势垒的半导体组件
H01L27-16 .包括含有或不含有不同材料结点的热电元件的；包括有热磁组件的
