[发明专利]一种低势垒多量子阱高阻缓冲层外延结构及其制备方法有效

专利信息
申请号: 201910695339.0 申请日: 2019-07-30
公开(公告)号: CN110429128B 公开(公告)日: 2022-09-13
发明(设计)人: 林科闯;房育涛;李智杰;刘波亭;罗宇彦;张恺玄 申请(专利权)人: 厦门市三安集成电路有限公司
主分类号: H01L29/06 分类号: H01L29/06;H01L29/20;H01L29/207;H01L21/02;H01L29/778
代理公司: 暂无信息 代理人: 暂无信息
地址: 361100 福建省厦门*** 国省代码: 福建;35
权利要求书: 查看更多 说明书: 查看更多
摘要: 发明公开了一种低势垒多量子阱高阻缓冲层外延结构及其制备方法,包括由下至上层叠设置的衬底、成核层、低势垒多量子阱高阻缓冲层和GaN层;在所述低势垒多量子阱高阻缓冲层中,每个多量子阱周期中包括交替层叠的AlaGa1‑aN势阱层和AlbGa1‑bN势垒层;在AlaGa1‑aN势阱层中0%≤a≤90%,在AlbGa1‑bN势垒层中2%≤b≤100%,且2%≤b‑a≤10%。本发明利用低势垒多量子阱中极化电场,耗尽背景载流子浓度实现减小漏电,获得高阻值缓冲层,不但制作方法简单,无需二次外延,而且对反应室无污染,可控性强。
搜索关键词: 一种 低势垒 多量 子阱高阻 缓冲 外延 结构 及其 制备 方法
【主权项】:
1.一种低势垒多量子阱高阻缓冲层外延结构,其特征在于:包括由下至上层叠设置的衬底、成核层、低势垒多量子阱高阻缓冲层和GaN层;在所述低势垒多量子阱高阻缓冲层中,每个多量子阱周期中包括交替层叠的AlaGa1‑aN势阱层和AlbGa1‑bN势垒层;在AlaGa1‑aN势阱层中0%≤a≤90%,在AlbGa1‑bN势垒层中2%≤b≤100%,且2%≤b‑a≤10%。
下载完整专利技术内容需要扣除积分,VIP会员可以免费下载。

该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于厦门市三安集成电路有限公司,未经厦门市三安集成电路有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服

本文链接:http://www.vipzhuanli.com/patent/201910695339.0/,转载请声明来源钻瓜专利网。

×

专利文献下载

说明:

1、专利原文基于中国国家知识产权局专利说明书;

2、支持发明专利 、实用新型专利、外观设计专利(升级中);

3、专利数据每周两次同步更新,支持Adobe PDF格式;

4、内容包括专利技术的结构示意图流程工艺图技术构造图

5、已全新升级为极速版,下载速度显著提升!欢迎使用!

请您登陆后,进行下载,点击【登陆】 【注册】

关于我们 寻求报道 投稿须知 广告合作 版权声明 网站地图 友情链接 企业标识 联系我们

钻瓜专利网在线咨询

周一至周五 9:00-18:00

咨询在线客服咨询在线客服
tel code back_top