[发明专利]一种CPU自动时钟装置在审
| 申请号： | 201910632228.5 | 申请日： | 2019-07-13 |
| 公开（公告）号： | CN110347207A | 公开（公告）日： | 2019-10-18 |
| 发明（设计）人： | 邢庆宇 | 申请（专利权）人： | 邢宪文 |
| 主分类号： | G06F1/08 | 分类号： | G06F1/08 |
| 代理公司： | 暂无信息 | 代理人： | 暂无信息 |
| 地址： | 272101 山东*** | 国省代码： | 山东;37 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 本发明实施例为未预先设计频率调节模块的CPU提供一种CPU自动时钟装置，用以解决CPU变频实现成本高、设计复杂的问题，包括定时器模块、微控制单元模块、逻辑门模块、电源模块、电位器模块、步进电机模块，通过对CPU的用量进行采样、将采样结果反馈给MCU、发送控制脉冲控制步进电机模块，步进电机对电位器的阻值进行调节这一闭环过程实现时钟的频率自动化，可以保证未预先设计频率调节模块的CPU在性能足够的同时尽量减少发热。 | ||
| 搜索关键词： | 步进电机模块 频率调节模块 预先设计 自动时钟 电位器模块 定时器模块 逻辑门模块 微控制单元 闭环过程 步进电机 采样结果 电源模块 发送控制 脉冲控制 电位器 变频 采样 发热 自动化 反馈 保证 | ||
【主权项】：
1.一种CPU自动时钟装置，其特征在于，所述CPU自动时钟装置包含定时器模块、微控制单元模块、逻辑门模块、电源模块、电位器模块、步进电机模块。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于邢宪文，未经邢宪文许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201910632228.5/，转载请声明来源钻瓜专利网。
- 同类专利
- 一种CPU自动时钟装置-201910632228.5
- 邢庆宇 - 邢宪文
- 2019-07-13 - 2019-10-18 - G06F1/08
- 本发明实施例为未预先设计频率调节模块的CPU提供一种CPU自动时钟装置，用以解决CPU变频实现成本高、设计复杂的问题，包括定时器模块、微控制单元模块、逻辑门模块、电源模块、电位器模块、步进电机模块，通过对CPU的用量进行采样、将采样结果反馈给MCU、发送控制脉冲控制步进电机模块，步进电机对电位器的阻值进行调节这一闭环过程实现时钟的频率自动化，可以保证未预先设计频率调节模块的CPU在性能足够的同时尽量减少发热。
- 具有低漂移及本机偏移消除的改进的弛张振荡器-201580011307.4
- 栾纪元;迈克尔·J·迪维塔 - 德州仪器公司
- 2015-01-27 - 2019-10-15 - G06F1/08
- 在所描述的实例中，一种弛张振荡器电路(10)具有低漂移及本机偏移消除。放大器(12、R1)放大第一电流信号(I1)以提供脉冲放大器输出波形(VOTA1)。积分器(14、C1)对第二电流信号(I2)进行积分以提供斜坡输出波形(VOTA2)。比较器(16)比较所述积分器输出波形(VOTA2)与由所述放大器输出波形(VOTA1)设定的阈值以产生交变振荡器输出(VOUT)，其用于切换所述第一电流信号(I1)及所述第二电流信号(I2)的极性。
- 一种芯片内部时钟源的时钟频率校准方法-201910546192.9
- 陆思茗;王锐;汪江剑 - 广芯微电子（广州）股份有限公司
- 2019-06-21 - 2019-10-08 - G06F1/08
- 本发明公开了一种芯片内部时钟源的时钟频率校准方法，所述校准方法包括：获取预设频率的标准时钟信号和芯片内部进行分频后的第一时钟源信号；在所述标准时钟信号的预设周期内，对所述第一时钟源信号的周期进行计数，获取预设个数的计数值；根据所述计数值、标准时钟信号频率和分频系数，获取时钟源信号频率，并将所述时钟源信号频率与预设时钟源信号频率进行比对，若所述时钟源信号频率高于预设时钟源信号频率，则将所述时钟源信号频率调低一个单位，若所述时钟源信号频率低于预设时钟源信号频率，则将所述时钟源信号频率调高一个单位。采用本发明，可以便捷准确的校准芯片内部时钟源的时钟频率。
- 针对UART接口的用于生成采样信号的电路和UART接口-201880009440.X
- D.迪斯特贝格 - 伦茨自动化有限责任公司
- 2018-01-29 - 2019-09-17 - G06F1/08
- 一种针对UART接口（20）的用于生成采样信号（AS）的电路（1），其中电路（1）具有：输入连接端（2），其构造用于接收外围时钟（PT）；输出连接端（3），其构造用于输出采样信号（AS）；比特率存储器（4），其构造用于存储与UART接口的所希望的比特率相对应的值；外围时钟存储器（5），其构造用于存储与外围时钟的频率相对应的值；总和存储器（6），其构造用于存储总和值；和计算单元（7），其构造用于：将比较值（VW）与阈值（SW）比较，所述比较值取决于存储在总和存储器（6）中的总和值，阈值取决于存储在外围时钟存储器（5）中的值；根据比较的结果生成具有第一电平或第二电平的采样信号（AS）；和以外围时钟（PT）的节拍且根据比较的结果，要么使存储在总和存储器（6）中的总和值以存储在比特率存储器（4）中的值的数量差别而改变，要么使存储在总和存储器（6）中的总和值以如下值的数量差别而改变，其中该值取决于存储在外围时钟存储器（5）中的值。
- 执行时钟训练的片上系统和包括该片上系统的计算系统-201910047817.7
- 金泰亨;文晟宰 - 三星电子株式会社
- 2019-01-18 - 2019-08-16 - G06F1/08
- 片上系统包括时钟生成器，时钟生成器被配置为生成时钟信号，并将时钟信号输出到片上系统外部的组件设备。片上系统还包括占空比确定器，占空比确定器被配置为响应于根据时钟信号从组件设备接收的响应来确定组件占空比；以及占空比调节器，占空比调节器被配置为将时钟信号的当前占空比调节为组件占空比，并将其当前占空比被调节的时钟信号输出到组件设备。
- 具有嵌入式双倍时钟控制部件的集成电路-201610387486.8
- M·朗哈默;D·豪 - 阿尔特拉公司
- 2016-06-02 - 2019-07-19 - G06F1/08
- 本申请公开了具有嵌入式双倍时钟控制部件的集成电路。本申请提供一种包括不同类型的嵌入式功能块诸如可编程逻辑块、存储器块和数字信号处理(DSP)块的集成电路。集成电路上的功能块的至少第一部分可以使用核心时钟信号以正常数据速率操作，而所述集成电路上的功能块的第二部分可以用是正常数据速率的两倍的2x数据速率来操作。为了支持这种类型的架构，所述集成电路可以包括时钟生成电路、数据集中电路和数据扩展电路，所述时钟生成电路能够提供具有在所述核心时钟信号的上升沿和下降沿处的时钟脉冲的两倍泵送的时钟信号，所述数据集中电路在2x功能块的输入处，并且所述数据扩展电路在2x功能块的输出处。
- 用于扩展电路频率范围并且用于超频或降频的装置及方法-201380080530.5
- S·穆苏努里;J·R·拉佩他;M·L·埃尔津加;Y·M·帕克;R·R·富尔顿 - 英特尔公司
- 2013-12-03 - 2019-07-12 - G06F1/08
- 描述了一种用于超频或降频的装置，所述装置包括：具有反馈分频器的锁定环(例如，锁相环或锁频环)，所述锁定环用于接收参考时钟并且用于将所述参考时钟与从所述反馈分频器输出的反馈时钟进行比较，并且用于产生输出时钟；耦合到所述锁定环的后锁定环分频器，所述后锁定环分频器用于接收所述输出时钟并且用于为其它逻辑单元产生基时钟；以及控制逻辑，所述控制逻辑用于调整分别用于所述反馈分频器和所述后锁定环分频器的第一分频器比率和第二分频器比率，以对所述基时钟进行超频或降频，使得所述锁定环在超频或降频的同时保持锁定。
- 可编程延时单元结构-201910173708.X
- 高丽江;韦援丰;刘慧宇;蔡刚;魏育成;杨海钢 - 中科亿海微电子科技（苏州）有限公司;中国科学院电子学研究所
- 2019-03-07 - 2019-06-25 - G06F1/08
- 本发明公开了一种可编程延时单元结构，包含两级延时单元调节结构，分别为粗调延时单元和细调延时单元，一种粗调延时单元包含反相器链以及回环式与非门延时链，具有面积小的特点；另一种粗调延时单元包含回环式延时链，具有延时均匀的特点。细调延时单元采用回环式与非门延时基本单元串联形成延时链的方式来提高精度。粗调延时单元和细调延时单元二者结合起来可以实现较少SRAM控制端的条件下，得到多级延时和延时步进精度的精确控制，在较小的面积代价和控制代价下实现了延时的精细调整，有利于总线数据的对齐。
- 信息处理装置、信息处理装置的控制方法、控制程序及记录介质-201780065728.4
- 田边弘树;桑岛秀纪 - 夏普株式会社
- 2017-08-23 - 2019-06-18 - G06F1/08
- 在不影响用户舒适性的情况下执行通信处理。智能手机(1)具有频率决定部(102)，其在通信吞吐量的当前值多于当前值的基准值或通信吞吐量的预测值为预测值的基准值以上的情况下，将CPU(12)的工作频率决定为高于在第一频率设定信息中与当前处理负荷建立对应的工作频率的工作频率。
- 带有延迟反馈回路的CPLD-201710452686.1
- 程显志;贾红;陈维新;韦嵚 - 西安智多晶微电子有限公司
- 2015-01-23 - 2019-06-14 - G06F1/08
- 本发明涉及一种带有延迟反馈回路的CPLD。该CPLD包括DLL、与DLL连接的n个可变延时器、各个逻辑单元及延迟反馈回路；DLL产生1路第一时钟信号和n路相位延时编码；DLL将第一时钟信号传输至各个逻辑单元；相位延时编码与可变延时器一一对应，可变延时器根据对应的相位延时编码将接收的第二时钟信号进行相位移，并将相位移后的第二时钟信号传输至各个逻辑单元；延迟反馈回路由DLL的时钟输出端不经由CPLD的时钟树分布与DLL的时钟返回端连接。本发明可为CPLD逻辑单元提供不同时钟信号，增加CPLD延时补偿、时钟调整、相位调整和多个同步或异步时钟不同相位移功能，扩展CPLD应用领域到数字信息读取的应用，简化电路设计与系统集成，降低功耗、开发与物料成本，使用方便。
- 一种频率可控的冗余时钟板及服务器-201910100699.1
- 郭月俊 - 郑州云海信息技术有限公司
- 2019-01-31 - 2019-06-07 - G06F1/08
- 本申请提供一种频率可控的冗余时钟板及服务器，所述冗余时钟板包括两个或两个以上时钟源、时钟切换芯片、复杂可编程逻辑器件CPLD、电源模块和连接器；所述时钟切换芯片用于接收任意一个时钟源输入的时钟信号，并通过所述连接器将所述时钟信号输出至所述主板；所述CPLD用于配置时钟源的上下电、时钟源的输出频率和/或时钟切换芯片的工作模式；所述CPLD还与所述连接器电连接；所述电源模块用于给所述冗余时钟板上的各器件进行供电。本申请实施例所提供的冗余时钟板通过的将服务器时钟冗余模块制作成单独的板卡，并控制时钟输出频率，实现了一个板卡满足服务器所有时钟需求，降低了设计成本，增加了设计灵活性。
- 一种SOC内置高精度RC振荡器的校准系统-201610543567.2
- 梁步阁;张岩松;张锋;容睿智;赵旸 - 中南大学
- 2016-07-12 - 2019-03-08 - G06F1/08
- 本发明涉及集成电路领域，特别是涉及超大规模集成电路(VLSI)领域的设计方法。一种易于实现的SOC内置高精度RC Oscillator的校准系统，其特征在于：包括片外基准，以及通过复用IO连接的集成电路，所述的集成电路包括片内时钟校准逻辑，片内时钟校准逻辑与复用IO连接，所述的片内时钟校准逻辑与片内RC振荡电路连接，片内RC振荡电路连接有复用输出端，所述片内RC振荡电路和复用输出端之间反馈信号给片内时钟校准逻辑，所述的片内时钟校准逻辑还连接有片内FLASH。本发明提出一种易于实现的、高效的、低成本的、可靠的方法，实现高精度的Oscillator的校准。
- 处理停止时钟的无障碍时钟切换-201310498833.0
- 威廉·J·安克;斯里塞·R·希沙姆拉杰 - 硅谷实验室公司
- 2013-10-22 - 2019-02-15 - G06F1/08
- 集成电路接收第一和第二时钟信号以及选择时钟信号之一的选择信号。无障碍切换电路根据选择信号选择第一和第二时钟信号的哪一个来供应输出时钟信号。耦合至无障碍切换电路的复位电路响应于选择信号的转变方向，并且响应于所述转变的第一方向来产生第一复位信号，并且响应于所述转变的第二方向来产生第二复位信号。在缺少输入时钟之一的情况下，将复位脉冲分别供应给无障碍切换电路的第一和第二路径中，以对由第一和第二路径形成的状态机进行复位。
- 一种智慧型超频方法-201810791957.0
- 韩泰生 - 艾维克科技股份有限公司
- 2018-07-18 - 2019-01-01 - G06F1/08
- 本发明提供一种智能型超频方法，该方法可于使用者执行超频功能后，其基本输入输出系统单元以多核心中央处理器所属的超频数值资料进行超频测试且判断工作频率、工作电压及工作温度，进而达到基本输入输出系统单元可自动评估多核心中央处理器的散热环境且提出最佳超频建议的功能。
- 功率分配网络(PDN)下降/过冲减轻-201680044838.8
- D·R·帕尔;M·W·奥勒姆;I·基姆;P·I·彭泽斯 - 高通股份有限公司
- 2016-07-01 - 2018-12-21 - G06F1/08
- 提供了针对功率分配网络(PDN)下降/过冲减轻的系统和方法。在某些实施例中，当处理器正在切换时钟频率和/或处理器正在从活动模式转换到空闲模式时，通过将处理器的时钟信号的频率斜降来减轻过冲。在某些实施例中，当处理器正在切换时钟频率和/或处理器正在从空闲模式转换到活动模式时，通过将处理器的时钟信号的频率斜升来减轻下降(droop)。
- CPU的可测试性时钟电路及其测试方法-201610137652.9
- 廖裕民;刘欣 - 福州瑞芯微电子股份有限公司
- 2016-03-11 - 2018-12-18 - G06F1/08
- 本发明提供一种CPU的可测试性时钟电路，包括自动扫描控制单元、bist测试档位频率产生单元、scan测试档位频率产生单元、efuse存储单元、四分频电路、L1_cache测试选择单元、bist测试选择单元、scan测试选择单元、OCC电路、自动比对单元、期望pattern单元以及结果分析单元；所述自动扫描控制单元分别连接所述bist测试档位频率产生单元、scan测试档位频率产生单元、efuse存储单元以及结果分析单元；该时钟结构可以同时满足功能模式和各种测试模式的时钟自动切换，可以最大限度的使电路提高复用性,同时减少了功耗；能同时满足高速低速scan测试和bist测试的复杂结构。
- 芯片-201710267352.7
- 涂骏飞 - 涂骏飞
- 2017-04-21 - 2018-11-02 - G06F1/08
- 本发明提供了一种芯片，该芯片包括：内部时钟模块，用于所述芯片内部时钟信号的产生；睡眠和唤醒模块，连接于所述内部时钟模块，用于控制所述内部时钟模块进入睡眠模式或者唤醒所述内部时钟模块；动态时钟调整模块，连接于所述内部时钟模块，用于调整所述芯片时钟频率。芯片的这种设计，在完全不降低加密性的条件下，加入深度睡眠和快速唤醒的功能，完全不需要主机软件的干预，不会增加主控硬件和软件的任何复杂性，一切自动完成，在普通通信时，工作频率相对比较低，这样可以节省功耗，在运算加密时，时钟会自动调整到高频上，保证在规定的时间内完成。
- 相对于电源变化动态地适应时钟发生器的装置-201410079920.7
- M·A·阿卜杜勒莫努姆;N·A·库尔德;A·M·卢特菲;M·O·阿卜杜勒-迈吉德;M·A·阿卜杜勒萨拉姆 - 英特尔公司
- 2014-03-06 - 2018-10-26 - G06F1/08
- 描述了具有相对于电源变化动态地适应例如锁相环（PLL）的时钟发生器的集成电路（IC）。该装置包括：电压下降检测器，其与电源节点耦合，所述电压下降检测器产生表示电源节点上的电压下降的数字代码字；以及PLL，其包括与所述电源节点耦合的环形振荡器，所述环形振荡器产生输出时钟信号，所述环形振荡器能操作以根据数字代码字来调节输出时钟信号的频率。
- 用于调节时钟频率的系统和方法-201510477643.X
- 马尔钦·哈洛德;彼得·卡明 - 辉达公司
- 2015-08-06 - 2018-10-16 - G06F1/08
- 本公开的一个方面公开了调节时钟频率。本公开的一个方面提供了一种计算机系统。在一个实施例中，计算机系统包括时钟发生器，至少一个处理器以及时钟频率控制器。时钟发生器配置为提供具有时钟频率的时钟信号。至少一个处理器配置为接收时钟信号且根据时钟频率的速度进行工作。时钟频率控制器配置为接收表示至少一个处理器的当前效率的效率信息。时钟频率控制器进一步配置为接收来自处理器的、在特定时间周期内处理目标数量的处理器指令的请求。时钟频率控制器进一步配置为向时钟发生器输出频率控制信号，用于根据其控制时钟频率。
- 一种处理器细粒度调频的方法及装置-201610145166.1
- 郭宇波;陈林飞;许江峰 - 杭州中天微系统有限公司
- 2016-03-15 - 2018-09-28 - G06F1/08
- 一种处理器细粒度调频的方法，采用处理器时钟关断的方式实现处理器工作频率的细粒度调节，依据调频参数M、N，选择性的对处理器初始时钟做关断处理，关断后时钟作为处理器模块的工作时钟。以及提供一种处理器细粒度调频的装置，包括处理器模块、存储模块、总线模块、时钟产生模块和，用于接受调频参数M、N和时钟产生模块馈入的处理器初始时钟、总线时钟，产生调频后时钟并馈入处理器模块的调频控制模块。本发明提供一种低功耗效果良好、机制简单、硬件开销较小的处理器细粒度调频的方法及装置。
- 一种用于X86验证平台的时钟系统-201820044974.3
- 周亮 - 郑州云海信息技术有限公司
- 2018-01-11 - 2018-09-07 - G06F1/08
- 本实用新型属于验证平台技术领域，具体地说是一种用于X86验证平台的时钟系统。该实用新型的用于X86验证平台的时钟系统由全局时钟发生模块和若干FPGA验证平台构成，所述每个FPGA验证平台由时钟扩展模块、可编辑逻辑器件、若干CPU和若干FPGA构成，时钟扩展模块与若干CPU、若干FPGA分别连接，可编辑逻辑器件与时钟扩展模块、若干FPGA分别连接，其中全局时钟发生模块与每个FPGA验证平台的时钟扩展模块分别连接。本实用新型的用于X86验证平台的时钟系统设计简单合理，灵活性高，可满足验证时FPGA所需的大部分时钟需求，具有良好的推广应用价值。
- 一种低功耗嵌入式系统-201510783750.5
- 万红星 - 青岛中星微电子有限公司
- 2015-11-13 - 2018-08-14 - G06F1/08
- 本发明实施例提供了一种低功耗嵌入式系统，包括：第一时钟单元、第二时钟单元、第三时钟单元、时钟切换单元和工作电路，其中，第一时钟单元，用于产生第一时钟信号；第二时钟单元，用于产生第二时钟信号；第三时钟单元，用于产生第三时钟信号；时钟切换单元，用于接收第一时钟信号、第二时钟信号和第三时钟信号，并从第一时钟信号、第二时钟信号和第三时钟信号中选择一个时钟信号作为目标时钟信号并输出；所述工作电路，用于基于所述时钟切换单元输出的当前目标时钟信号进行工作。逐渐将工作在低频状态的系统时钟频率调整提高到目标工作频率，避免了系统瞬间电流过冲的风险，有效保证了芯片的使用寿命。
- 参考时脉信号产生方法、存储器存储装置和连接接口单元-201710061514.1
- 陈志铭;陈安忠;林琨智 - 群联电子股份有限公司
- 2017-01-26 - 2018-08-03 - G06F1/08
- 本发明提供一种参考时脉信号产生方法、存储器存储装置和连接接口单元，其用于存储器存储装置，所述方法包括：从主机系统接收第一类信号；根据所述第一类信号的频率产生第一控制参数；在接收到所述第一类信号之后，从所述主机系统接收第二类信号；根据所述第二类信号的频率产生第二控制参数；以和根据所述第二控制参数产生符合第一条件的参考时脉信号。藉此，可增加产生参考时脉信号的效率。
- 一种基于FPGA的可控硅触发脉冲的控制方法-201410521519.4
- 刘振娟;张跃;刘明 - 京微雅格（北京）科技有限公司
- 2014-09-30 - 2018-07-13 - G06F1/08
- 本发明涉及一种基于FPGA的可控硅触发脉冲的控制方法。所述方法包括：将接收到的市电交流信号整流，输出同步信号；对同步信号采样，得到上升沿信号和下降沿信号；对上升沿信号进行检测，得到有效上升沿信号，对下降沿信号进行检测，得到有效下降沿信号；根据有效上升沿信号将同步信号分为第一奇数组信号和第一偶数组信号；根据有效下降沿信号将同步信号分为第二奇数组信号和第二偶数组信号；利用基准时钟信号分别对第一奇数组信号、第一偶数组信号、第二奇数组信号、第二偶数组信号的一个周期进行计时，当计时结果满足预定条件时，输出触发脉冲使能信号；根据触发脉冲使能信号输出可控硅触发信号。
- 微型多输出宽频段同步时钟发生器-201721182434.3
- 张天宇;呼凡;王洋;谢海涛;潘小林 - 美高森美通信科技（上海）有限公司
- 2017-09-15 - 2018-03-20 - G06F1/08
- 本实用新型涉及一种微型多输出宽频段同步时钟发生器。主要解决当前时钟信号发生器体积大、设置界面复杂，不方便远程控制；输出时钟端口数有限；无法同时支持单端和差分的输出等技术问题。技术方案为一种微型多输出宽频段同步时钟发生器，包括CPU子系统、时钟芯片和电源，其特征是所述的时钟芯片为一个或两个，I 2C总线和通用输入输出线均与CPU子系统连接，时钟芯片与时钟驱动器连接，时钟驱动器接有晶振，时钟芯片设有IC SMA输入接口，时钟芯片设有多个输出端口，CPU子系统集成了HDMI接口、USB接口，并提供Micro USB电源接口。
- 一种基于使能时钟树的时钟产生系统-201711080367.9
- 季冬冬 - 郑州云海信息技术有限公司
- 2017-11-06 - 2018-02-23 - G06F1/08
- 本发明涉及一种基于使能时钟树的时钟产生系统，其特征在于，包括时钟树组件和时钟源，所述时钟树组件包括若干时钟树模块；时钟源，用于产生基准时钟信号；时钟源与每个时钟树模块连接；每个时钟树模块连接有一个时钟控制装置；时钟控制装置，用于产生使能信号和产生时钟的计数信号；每个时钟树模块采用独立的使能信号和独立的计数器进行控制。使能时钟通过CPLD/FPGA同步设计，有效地避免了时钟偏移问题，同时降低复杂度和提高可靠性。每个时钟通过独立的程序块进行设计，每个时钟采用独立的使能信号与独立的计数器进行控制，这样降低时钟树模块各个生成时钟的耦合，增加了时钟的可靠性与扩展能力，提高了时钟信号质量。
- 通过时钟管理的功率降低-201680031751.7
- A·卡津;L·阿马里利奥 - 高通股份有限公司
- 2016-05-09 - 2018-02-09 - G06F1/08
- 公开了通过时钟管理的功率降低技术。在一个方面，时钟管理被应用于SOUNDWIRETM通信总线上的时钟信号。具体而言，通信总线上与主控设备相关联的控制系统可评估通信总线上的音频流的频率要求并选择满足该频率要求的最低可能时钟频率。较低时钟频率导致较少时钟转变，并相对于较高时钟频率导致净功率节省。在时钟频率变化的情况下，主控设备在通信总线上向从动设备传达预期将使用的时钟频率，并且所有的设备在同一帧边界转变到新频率。除功率节省以外，本公开的示例性方面不影响活跃的音频流。
- 一键超频控制电路-201710930636.X
- 余浩 - 余浩
- 2017-10-09 - 2017-12-29 - G06F1/08
- 本发明公开了一键超频控制电路，包括控制电路和超频按钮，超频按钮通过控制电路连接主板的超频接口；控制电路包括运算放大器、滤波电容和电阻，运算放大器的一输入端与滤波电容的正极相连接，另一输入端与电阻相连接，运算放大器的输出端通过电阻接地。本发明不仅能够提高用户使用主板超频功能的便捷程度，降低对操作人员的要求，而且能够减小对主板及其芯片的损伤。
- 一种基于场强自适应的时钟管理方法及装置-201410818440.8
- 李紫金;刘蕊丽;李建阳;陈思迪 - 大唐微电子技术有限公司
- 2014-12-24 - 2017-12-26 - G06F1/08
- 本发明提供一种基于场强自适应的时钟管理方法及装置，上述方法包括以下步骤芯片被唤醒时，若在非接触界面工作并使能场强自适应时钟切换参数，则目的时钟控制模块根据接收的场强指示信号的值，获取目的时钟值并将所述目的时钟值发送至时钟频率切换控制模块；所述时钟频率切换控制模块根据接收的目的时钟值，调整时钟频率选择值并将调整后的所述时钟频率选择值输出至时钟切换模块；所述时钟切换模块根据接收的所述时钟频率选择值，输出时钟频率结果值。本发明采用硬件根据外部场强的高低配置芯片工作的时钟频率，并逐步切换到相应的目的时钟频率，实现了一种场强自适应的时钟管理方案。
- 用于FPGA验证平台的时钟电路-201510622184.X
- 黄元波;李恒 - 烽火通信科技股份有限公司
- 2015-09-25 - 2017-12-08 - G06F1/08
- 本发明公开了一种用于FPGA验证平台的时钟电路，包括FPGA和10G PHY芯片，还包括时钟缓冲器和时钟驱动器，线路恢复时钟经过第一时钟缓冲器分为两路，一路通过第一PLL变换成时钟g和时钟h,另一路为时钟d,时钟d通过第二PLL变换成PON口上行方向的参考时钟；时钟g经第二时钟缓冲器分为时钟r和时钟b，时钟r为SGMII的参考时钟，时钟b为FPGA的参考时钟；时钟h经第三时钟缓冲器分为XEXTCLK参考时钟和时钟s,时钟s为XAUI的参考时钟；PON逻辑时钟a、PON口下行方向的参考时钟j、时钟w以及PEXTCLK参考时钟均由时钟驱动器提供；时钟w通过第三PLL变换成PON口下行方向的参考时钟k。本发明，显著降低了技术开发中的硬件成本和人力成本，有效的缩短了开发时间。
- 专利分类
