[发明专利]带有凹口的栅极结构制造有效
| 申请号： | 201910560029.8 | 申请日： | 2019-06-26 |
| 公开（公告）号： | CN110648919B | 公开（公告）日： | 2022-10-18 |
| 发明（设计）人： | 陈建颖;张哲诚;林志翰 | 申请（专利权）人： | 台湾积体电路制造股份有限公司 |
| 主分类号： | H01L21/336 | 分类号： | H01L21/336;H01L21/28;H01L29/423 |
| 代理公司： | 北京德恒律治知识产权代理有限公司 11409 | 代理人： | 章社杲;李伟 |
| 地址： | 中国台*** | 国省代码： | 台湾;71 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 一种方法包括提供具有第一区域和第二区域的结构，第一区域包括第一沟道区域，第二区域包括第二沟道区域；在第一区域和第二区域上方形成栅极堆叠层；图案化栅极堆叠层，从而在第一沟道区域上方形成第一栅极堆叠件和在第二沟道区域上方形成第二栅极堆叠件；以及通过同时向第一区域和第二区域施加不同的蚀刻剂浓度来横向蚀刻第一栅极堆叠件和第二栅极堆叠件的底部，从而在第一栅极堆叠件和第二栅极堆叠件的底部处形成凹口。本发明实施例涉及带有凹口的栅极结构制造。 | ||
| 搜索关键词： | 带有 凹口 栅极 结构 制造 | ||
【主权项】：
1.一种制造半导体器件的方法，包括：/n提供具有第一区域和第二区域的结构，所述第一区域包括第一沟道区域，所述第二区域包括第二沟道区域；/n在所述第一区域和所述第二区域上方形成栅极堆叠层；/n图案化所述栅极堆叠层，从而在所述第一沟道区域上方形成第一栅极堆叠件和在所述第二沟道区域上方形成第二栅极堆叠件；以及/n通过同时向所述第一区域和所述第二区域施加不同的蚀刻剂浓度来横向蚀刻所述第一栅极堆叠件和所述第二栅极堆叠件的底部，从而在所述第一栅极堆叠件和所述第二栅极堆叠件的底部处形成凹口。/n
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于台湾积体电路制造股份有限公司，未经台湾积体电路制造股份有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201910560029.8/，转载请声明来源钻瓜专利网。
- 上一篇：半导体结构及其制造方法
- 下一篇：Trench MOS器件及其制造方法
- 同类专利
- 专利分类
H01 基本电气元件
H01L 半导体器件；其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置；专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理；集成电路器件或其特殊部件的制造
H01L 半导体器件；其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置；专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理；集成电路器件或其特殊部件的制造
