[发明专利]一种半导体器件的刻蚀方法以及三维存储器有效
| 申请号： | 201910533619.1 | 申请日： | 2019-06-19 |
| 公开（公告）号： | CN110349846B | 公开（公告）日： | 2020-10-02 |
| 发明（设计）人： | 许波;杨川;谢柳群;殷姿 | 申请（专利权）人： | 长江存储科技有限责任公司 |
| 主分类号： | H01L21/033 | 分类号： | H01L21/033;H01L27/11578 |
| 代理公司： | 北京派特恩知识产权代理有限公司 11270 | 代理人： | 李梅香;张颖玲 |
| 地址： | 430074 湖北省武汉市洪山区东*** | 国省代码： | 湖北;42 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 本发明公开了一种半导体器件的刻蚀方法以及三维存储器，其中，所述刻蚀方法包括：提供待刻蚀的半导体结构，所述半导体结构至少包括半导体衬底、位于所述半导体衬底上的叠层结构以及位于所述叠层结构内部的第一导电柱，所述第一导电柱与所述半导体衬底导电连接；形成包覆所述半导体衬底的绝缘层，以使所述半导体衬底表面不具有外露区域；采用干法刻蚀工艺刻蚀所述叠层结构，形成深入所述叠层结构内部的狭缝。如此，保证了干法刻蚀工艺按照预期方向进行，提高了器件的良率和工作稳定性。 | ||
| 搜索关键词： | 一种 半导体器件 刻蚀 方法 以及 三维 存储器 | ||
【主权项】：
1.一种半导体器件的刻蚀方法，其特征在于，包括：提供待刻蚀的半导体结构，所述半导体结构至少包括半导体衬底、位于所述半导体衬底上的叠层结构以及位于所述叠层结构内部的第一导电柱，所述第一导电柱与所述半导体衬底导电连接；形成包覆所述半导体衬底的绝缘层，以使所述半导体衬底表面不具有外露区域；采用干法刻蚀工艺刻蚀所述叠层结构，形成深入所述叠层结构内部的狭缝。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于长江存储科技有限责任公司，未经长江存储科技有限责任公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201910533619.1/，转载请声明来源钻瓜专利网。
- 上一篇：形成半导体结构的方法
- 下一篇：一种通过键合材料进行键合的方法和键合结构
- 同类专利
- 专利分类
H01 基本电气元件
H01L 半导体器件；其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置；专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理；集成电路器件或其特殊部件的制造
H01L 半导体器件；其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置；专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理；集成电路器件或其特殊部件的制造
