[发明专利]其中具有增强的擦除控制电路的非易失性存储器器件在审
| 申请号： | 201910509505.3 | 申请日： | 2019-06-13 |
| 公开（公告）号： | CN110619913A | 公开（公告）日： | 2019-12-27 |
| 发明（设计）人： | 尹世元;金真怜;朴一汉;徐贤;任琫淳 | 申请（专利权）人： | 三星电子株式会社 |
| 主分类号： | G11C16/14 | 分类号： | G11C16/14;G11C16/08;G11C16/24 |
| 代理公司： | 11105 北京市柳沈律师事务所 | 代理人： | 邵亚丽 |
| 地址： | 韩国*** | 国省代码： | 韩国;KR |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 提供了其中具有增强的擦除控制电路的非易失性存储器器件。一种存储器器件包括在下层衬底上的非易失性存储器单元的垂直NAND串阵列。提供了一种擦除控制电路，其被配置为在擦除垂直NAND串阵列中的非易失性存储器单元的操作期间用具有不相等幅度的相应擦除电压驱动电耦合到非易失性存储器单元的垂直NAND串阵列的多条位线。这种擦除控制电路还可以被配置为在擦除垂直NAND串阵列中的非易失性存储器单元的操作期间用第一擦除电压驱动所述多条位线中的第一位线达第一持续时间，并且用第二擦除电压驱动所述多条位线中的第二位线达与所述第一持续时间不相等的第二持续时间。 | ||
| 搜索关键词： | 非易失性存储器单元 擦除 位线 擦除电压 控制电路 垂直 操作期间 不相等 驱动 非易失性存储器器件 存储器器件 电耦合 衬底 配置 下层 | ||
【主权项】：
1.一种存储器器件，包括：/n非易失性存储器单元阵列，其中具有多组非易失性存储器单元；/n至少一条第一位线，其电耦合到所述多组非易失性存储器单元中的第一组，以及至少一条第二位线，其电耦合到所述多组非易失性存储器单元中的第二组；和/n擦除控制电路，被配置为在分别擦除所述多组非易失性存储器单元中的第一组和所述多组非易失性存储器单元中的第二组的操作期间，用不相等的第一和第二擦除电压驱动所述至少一条第一位线和所述至少一条第二位线。/n
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于三星电子株式会社，未经三星电子株式会社许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201910509505.3/，转载请声明来源钻瓜专利网。
