[发明专利]三维半导体存储器装置有效
| 申请号： | 201910454994.7 | 申请日： | 2019-05-29 |
| 公开（公告）号： | CN110556384B | 公开（公告）日： | 2023-09-12 |
| 发明（设计）人： | 崔康润;李吉成;李东植;任庸植;赵恩锡 | 申请（专利权）人： | 三星电子株式会社 |
| 主分类号： | H10B41/41 | 分类号： | H10B41/41;H10B41/27;H10B43/40;H10B43/27 |
| 代理公司： | 北京铭硕知识产权代理有限公司 11286 | 代理人： | 陈亚男;陈晓博 |
| 地址： | 韩国京畿*** | 国省代码： | 暂无信息 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 提供了一种三维半导体存储器装置，该三维半导体存储器装置包括：基底；第一堆叠结构和第二堆叠结构，在基底上彼此相邻；第一共源极塞，位于第一堆叠结构与第二堆叠结构之间；第二共源极塞，位于第一堆叠结构与第二堆叠结构之间；以及竖直介电结构，位于第一共源极塞与第二共源极塞之间。第一堆叠结构和第二堆叠结构中的每个可以包括交替地堆叠在基底上的多个绝缘层和多个电极。第一共源极塞可以连接到基底。第二共源极塞可以与基底分隔开。 | ||
| 搜索关键词： | 三维 半导体 存储器 装置 | ||
【主权项】：
1.一种三维半导体存储器装置，所述三维半导体存储器装置包括：/n基底；/n第一堆叠结构和第二堆叠结构，在基底上彼此相邻，第一堆叠结构和第二堆叠结构中的每个包括交替地堆叠在基底上的多个绝缘层和多个电极；/n第一共源极塞，位于第一堆叠结构与第二堆叠结构之间，第一共源极塞连接到基底；/n第二共源极塞，位于第一堆叠结构与第二堆叠结构之间，第二共源极塞与基底分隔开；以及/n竖直介电结构，位于第一共源极塞与第二共源极塞之间。/n
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于三星电子株式会社，未经三星电子株式会社许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201910454994.7/，转载请声明来源钻瓜专利网。
