[发明专利]采用选择性金属沉积的完全对准的通孔有效
| 申请号： | 201910439085.6 | 申请日： | 2019-05-24 |
| 公开（公告）号： | CN110556335B | 公开（公告）日： | 2023-05-12 |
| 发明（设计）人： | B.D.布里格斯;J.J.凯利;D.F.卡纳佩里;M.里佐洛;L.A.克莱文杰 | 申请（专利权）人： | 国际商业机器公司 |
| 主分类号： | H01L21/768 | 分类号： | H01L21/768;H01L23/522 |
| 代理公司： | 北京市柳沈律师事务所 11105 | 代理人： | 王蕊瑞 |
| 地址： | 美国纽*** | 国省代码： | 暂无信息 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 本发明提出了通过采用选择性金属沉积来创建完全对准的通孔(FAV)。所述方法包含在第一层间电介质(ILD)层内形成金属线，在第一ILD层之上形成第二ILD层，在第二ILD层之上形成光刻堆叠体以限定防止通孔生长的区域，使光刻堆叠体凹陷以暴露金属线的由光刻堆叠体允许通孔生长的顶表面，以及在金属线的允许通孔生长的暴露的顶表面之上进行金属生长。 | ||
| 搜索关键词： | 采用 选择性 金属 沉积 完全 对准 | ||
【主权项】：
1.一种通过采用选择性金属沉积来创建完全对准的通孔(FAV)的方法，所述方法包括：/n在第一层间电介质(ILD)层内形成金属线；/n在所述第一层间电介质层之上形成第二层间电介质层；/n在所述第二层间电介质层之上形成光刻堆叠体，以限定防止通孔生长的区域；/n使所述光刻堆叠体凹陷，以暴露所述金属线的由所述光刻堆叠体允许通孔生长的顶表面；以及/n在所述金属线的允许通孔生长的暴露的顶表面之上进行金属生长。/n
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于国际商业机器公司，未经国际商业机器公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201910439085.6/，转载请声明来源钻瓜专利网。
- 上一篇：用于半导体处理的方法以及半导体结构
- 下一篇：集成电路
- 同类专利
- 专利分类
H01 基本电气元件
H01L 半导体器件；其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置；专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理；集成电路器件或其特殊部件的制造
H01L 半导体器件；其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置；专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理；集成电路器件或其特殊部件的制造
