[发明专利]3D存储器件及其制造方法有效

专利信息
申请号: 201910249499.2 申请日: 2019-03-29
公开(公告)号: CN109920793B 公开(公告)日: 2021-07-23
发明(设计)人: 肖莉红 申请(专利权)人: 长江存储科技有限责任公司
主分类号: H01L27/11556 分类号: H01L27/11556;H01L27/11582
代理公司: 北京成创同维知识产权代理有限公司 11449 代理人: 岳丹丹
地址: 430074 湖北省武汉市洪山区东*** 国省代码: 湖北;42
权利要求书: 查看更多 说明书: 查看更多
摘要: 公开了一种3D存储器件的制造方法,包括:在衬底上形成第一牺牲层;在第一牺牲层上形成第一叠层结构,其中,第一叠层结构包括交替堆叠的多个层间绝缘层和多个第二牺牲层;形成贯穿第一叠层结构的沟道柱,沟道柱停止在第一牺牲层表面;在沟道柱的底部与衬底之间形成半导体层;采用氧化物层置换第一牺牲层以及采用多个栅极导体层置换多个第二牺牲层,形成叠层结构;以及形成贯穿叠层结构的导电通道。本发明实施例可以更好地控制沟道孔、虚拟沟道孔以及栅线缝隙的刻蚀特性,使半导体层具有良好的增长曲线;并且在冲孔过程中不会造成沟道柱的损坏。对于层数较高的堆叠结构,采用两个至多个叠层结构堆叠实现,多个叠层结构的沟道孔的尺寸可以增大。
搜索关键词: 存储 器件 及其 制造 方法
【主权项】:
1.一种3D存储器件的制造方法,包括:在衬底上形成第一牺牲层;在所述第一牺牲层上形成第一叠层结构,其中,所述第一叠层结构包括交替堆叠的多个层间绝缘层和多个第二牺牲层;形成贯穿所述第一叠层结构的沟道柱,所述沟道柱停止在所述第一牺牲层表面;在所述沟道柱的底部与衬底之间形成半导体层;采用氧化物层置换所述第一牺牲层以及采用多个栅极导体层置换所述多个第二牺牲层,形成叠层结构;以及形成贯穿所述叠层结构的导体通道。
下载完整专利技术内容需要扣除积分,VIP会员可以免费下载。

该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于长江存储科技有限责任公司,未经长江存储科技有限责任公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服

本文链接:http://www.vipzhuanli.com/patent/201910249499.2/,转载请声明来源钻瓜专利网。

×

专利文献下载

说明:

1、专利原文基于中国国家知识产权局专利说明书;

2、支持发明专利 、实用新型专利、外观设计专利(升级中);

3、专利数据每周两次同步更新,支持Adobe PDF格式;

4、内容包括专利技术的结构示意图流程工艺图技术构造图

5、已全新升级为极速版,下载速度显著提升!欢迎使用!

请您登陆后,进行下载,点击【登陆】 【注册】

关于我们 寻求报道 投稿须知 广告合作 版权声明 网站地图 友情链接 企业标识 联系我们

钻瓜专利网在线咨询

周一至周五 9:00-18:00

咨询在线客服咨询在线客服
tel code back_top