[发明专利]一种DVI解串系统，方法，设备及存储介质在审
| 申请号： | 201910222688.0 | 申请日： | 2019-03-22 |
| 公开（公告）号： | CN110049331A | 公开（公告）日： | 2019-07-23 |
| 发明（设计）人： | 滕达;王培培;李凯一;王滨 | 申请（专利权）人： | 山东超越数控电子股份有限公司 |
| 主分类号： | H04N19/42 | 分类号： | H04N19/42;H04N21/4402 |
| 代理公司： | 济南舜源专利事务所有限公司 37205 | 代理人： | 韩洪淼 |
| 地址： | 250101 山东省*** | 国省代码： | 山东;37 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 本发明提供一种DVI解串系统，方法，设备及存储介质时钟差分转单端单元接收DVI时钟信号，信号差分转单端单元接收DVI数据信号；时钟差分转单端单元将接收的时钟信号进行转换成单端时钟信号，传送给PLL单元；PLL单元对单端时钟信号进行倍频处理，得到倍频时钟信号，传送给DDR单元；信号差分转单端单元接收差分信号，将差分信号转为单端信号，传送给可调延时单元；利用差分信号的抗干扰特性，保证了高速视频的传输。对DVI视频信号进行处理，调整时钟信号与数据信号间的相位关系，保证时钟位于数据的正中位置，DDR单元基于倍频时钟信号和调整后的数据信号进行解串处理，并输出，有效的数据解串是保证高速视频传输。 | ||
| 搜索关键词： | 单端 解串 差分信号 单元接收 时钟信号 数据信号 倍频时钟信号 存储介质 时钟差 信号差 单端时钟信号 调整时钟信号 高速视频传输 抗干扰特性 倍频处理 单端信号 高速视频 可调延时 相位关系 正中位置 保证 传输 输出 转换 | ||
【主权项】：
1.一种DVI解串系统，其特征在于，包括：时钟差分转单端单元，信号差分转单端单元，可调延时单元，PLL单元以及DDR单元；时钟差分转单端单元通过PLL单元与DDR单元连接；时钟差分转单端单元用于接收时钟信号，将接收的时钟信号进行转换成单端时钟信号，传送给PLL单元；PLL单元对单端时钟信号进行倍频处理，得到倍频时钟信号，传送给DDR单元；信号差分转单端单元通过可调延时单元与DDR单元连接；信号差分转单端单元用于接收差分信号，将差分信号转为单端信号，传送给可调延时单元；可调延时单元用于调整时钟信号与数据信号间的相位关系，保证时钟位于数据的正中位置，再将调整后的数据信号传送至DDR单元；DDR单元基于倍频时钟信号和调整后的数据信号进行解串处理，并输出。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于山东超越数控电子股份有限公司，未经山东超越数控电子股份有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201910222688.0/，转载请声明来源钻瓜专利网。
