[发明专利]一种DVI解串系统，方法，设备及存储介质

说明书

本发明提供一种DVI解串系统，方法，设备及存储介质时钟差分转单端单元接收DVI时钟信号，信号差分转单端单元接收DVI数据信号；时钟差分转单端单元将接收的时钟信号进行转换成单端时钟信号，传送给PLL单元；PLL单元对单端时钟信号进行倍频处理，得到倍频时钟信号，传送给DDR单元；信号差分转单端单元接收差分信号，将差分信号转为单端信号，传送给可调延时单元；利用差分信号的抗干扰特性，保证了高速视频的传输。对DVI视频信号进行处理，调整时钟信号与数据信号间的相位关系，保证时钟位于数据的正中位置，DDR单元基于倍频时钟信号和调整后的数据信号进行解串处理，并输出，有效的数据解串是保证高速视频传输。

技术领域

本发明涉及数字视频技术领域，尤其涉及一种DVI解串系统，方法，设备及存储介质。

背景技术

近年来随着视频技术的飞速发展，并行传输RGB信号已不能满足实际需求。在很多应用中，需要把数据串行化，利用差分信号进行传输，目前多数采用DVI协议。DVI是基于TMDS(Transition Minimized Differential Signaling，转换最小差分信号)技术来传输数字信号。TMDS运用先进的编码算法把8bit数据(R、G、B中的每路基色信号)通过最小转换编码为10bit数据(包含行场同步信息、时钟信息、数据DE、纠错等)，经过DC平衡后，采用差分信号传输数据，它和LVDS、TTL相比有较好的电磁兼容性能，可以用低成本的专用电缆实现长距离、高质量的数字信号传输。这里，DVI是一种国际开放的接口标准，在PC、DVD、高清晰电视、高清晰投影仪等设备上有广泛的应用。

DVI协议正是这样一种协议，利用差分信号的抗干扰特性，进行高速视频的传输。而当对这样的差分串行的DVI视频信号进行图像处理时，通常需要对差分信号进行解串，否则无法使用。如何进行有效的数据解串是保证高速视频传输的前提。

发明内容

为了克服上述现有技术中的不足，本发明通过有效的数据解串，保证高速视频传输，为此，本发明包括四方面内容：

第一方面：涉及一种DVI解串系统，包括：时钟差分转单端单元，信号差分转单端单元，可调延时单元，PLL单元以及DDR单元；

时钟差分转单端单元通过PLL单元与DDR单元连接；

时钟差分转单端单元用于接收时钟信号，将接收的时钟信号进行转换成单端时钟信号，传送给PLL单元；PLL单元对单端时钟信号进行倍频处理，得到倍频时钟信号，传送给DDR单元；

信号差分转单端单元通过可调延时单元与DDR单元连接；

信号差分转单端单元用于接收差分信号，将差分信号转为单端信号，传送给可调延时单元；

可调延时单元用于调整时钟信号与数据信号间的相位关系，保证时钟位于数据的正中位置，再将调整后的数据信号传送至DDR单元；

DDR单元基于倍频时钟信号和调整后的数据信号进行解串处理，并输出。

进一步说明的是，包括多个信号差分转单端单元，多个可调延时单元以及多个DDR单元；

每个信号差分转单端单元提供标准的DVI接口；

信号差分转单端单元，可调延时单元以及DDR单元之间配置10bit解码并行数据通信方式，完成DVI的解串工作，得到可用的并行数据。

PLL单元用于对TXC时钟信号进行5倍频，产生TXC_5x信号，以供DDR单元使用。

DDR单元信号用于配合PLL单元产生的5倍频时钟，利用DDR数据翻倍的特性，产生10倍于基准时钟的数据，并得到解串后的10bit数据流。

可调延时单元连接有延时触发电路；